[发明专利]用于切换显示模式的移位寄存电路及控制方法

权利要求书

1.一种用于在2D模式与3D模式之间进行切换的移位寄存电路，其特征在于，所述移位寄存电路包括：

一第一移位寄存器，包括一输入端和一输出端，其输入端用于接收一第一时钟脉冲信号，其输出端用于输出一第一扫描信号；

一第二移位寄存器，包括一第一输入端、一第二输入端和一输出端，其第一输入端用以接收一第二时钟脉冲信号，其第二输入端电性连接至所述第一移位寄存器的输出端，所述第二移位寄存器的输出端用于输出一第二扫描信号；以及

一第三移位寄存器，包括一第一输入端、一第二输入端、一第三输入端和一输出端，其第一输入端用以接收一第三时钟脉冲信号，其第二输入端电性连接至所述第一移位寄存器的输出端，其第三输入端电性连接至所述第二移位寄存器的输出端，其输出端用于输出一第三扫描信号，

其中，所述移位寄存电路还用以接收一第一控制信号和一第二控制信号，藉由所述第一控制信号和所述第二控制信号在2D模式与3D模式之间进行切换。

2.根据权利要求1所述的移位寄存电路，其特征在于，当所述第一控制信号为高电平且所述第二控制信号为低电平时，所述移位寄存电路切换为2D模式；当所述第一控制信号为低电平且所述第二控制信号为高电平时，所述移位寄存电路切换为3D模式。

3.根据权利要求2所述的移位寄存电路，其特征在于，所述高电平对应的电压为30V，所述低电平对应的电压为-10V。

4.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路还包括：

一第一薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；

一第二薄膜晶体管，其源极电性连接至所述第一控制信号，其栅极电性连接至所述第一薄膜晶体管的漏极；

一第三薄膜晶体管，其源极和栅极均电性连接至所述第二薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压；

一第四薄膜晶体管，其源极电性连接至第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；以及

一第五薄膜晶体管，其源极电性连接至所述第二控制信号，其栅极经由一电容耦接至所述第一薄膜晶体管的栅极，其漏极输出第(n+2)级的输出电压，其中，n为自然数。

5.根据权利要求4所述的移位寄存电路，其特征在于，所述第n时钟脉冲信号对应的第n级的输出电压等于第(n+1)时钟脉冲信号对应的第(n+1)级的输出电压，所述第(n+2)级的输出电压保持为零。

6.根据权利要求1所述的移位寄存电路，其特征在于，所述移位寄存电路还包括：

一第一薄膜晶体管，其源极电性连接至所述第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；

一第二薄膜晶体管，其源极电性连接至所述第一控制信号，其栅极电性连接至所述第一薄膜晶体管的漏极，其漏极输出第(n+2)级的输出电压；

一第三薄膜晶体管，其源极电性连接至所述第n时钟脉冲信号，其栅极电性连接至第n级的输出电压；

一第四薄膜晶体管，其源极电性连接至所述第二控制信号，其栅极经由一电容耦接至所述第一薄膜晶体管的栅极；以及

一第五薄膜晶体管，其源极和栅极均电性连接至所述第四薄膜晶体管的漏极，其漏极输出第(n+1)级的输出电压，其中，n为自然数。

7.根据权利要求6所述的移位寄存电路，其特征在于，所述第n时钟脉冲信号对应的第n级的输出电压等于第(n+2)时钟脉冲信号对应的第(n+2)级的输出电压，所述第(n+1)级的输出电压保持为零。

8.一种基于移位寄存电路在2D模式与3D模式之间进行切换的控制方法，其特征在于，该控制方法包括以下步骤：

提供一第一、第二和第三移位寄存器，其中，所述第二移位寄存器级联至所述第一移位寄存器的输出端，所述第三移位寄存器级联至所述第二移位寄存器的输出端；

向所述第二和第三移位寄存器分别提供一第一控制信号和一第二控制信号；以及

将所述第三移位寄存器级联至所述第一移位寄存器的输出端，藉由所述第一控制信号和所述第二控制信号使所述移位寄存电路在2D模式与3D模式之间进行切换。

9.根据权利要求8所述的控制方法，其特征在于，该控制方法还包括：

向所述第一、第二和第三移位寄存器分别提供相互紧邻的一第一、第二和第三时钟脉冲信号。

10.根据权利要求8所述的控制方法，其特征在于，当所述第一控制信号为高电平且所述第二控制信号为低电平时，所述移位寄存电路切换为2D模式；当所述第一控制信号为低电平且所述第二控制信号为高电平时，所述移位寄存电路切换为3D模式。