[发明专利]栅极驱动电路结构及其显示装置

说明书

技术领域

本发明与驱动电路有关，特别是关于一种栅极驱动电路结构及其显示装置。

背景技术

在一般液晶显示器(LCD)中，驱动电路(Driving Circuit)为液晶显示的重要的驱动元件，在传统面板技术上，多以驱动集成电路(Driver IC)作为面板的驱动电路。

请参考图1，为表示传统显示面板及GOA技术的显示面板的示意图。至今，在降低成本、提升品质及缩短生产周期的考量下，发展出一非晶硅整合型闸级驱动电路(A-Si Integrated Gate Driver)，简称ASG，其中，ASG是应用在非晶硅(amorphous silicon)工艺中，实现于将栅极驱动电路(Gate Driver)在Array工艺(Array Process)中整合在面板，此技术亦统称为Gate Driver On Array(GOA)或Gate Driver On Panel(GOP)。

请再参考图2及图3，其中，图2表示现有GOA技术的显示装置的GOA电路结构示意图，以及图3表示图2的输出波形图。

GOA的电路结构包括起始讯号输入端(STV、CLK1、CLK3、CLK5)、控制区块(control block)电路、控制区块电路输出端(P、Z)、薄膜晶体管(M1-M5)、电压(VGL)、扫瞄讯号输出节点Gate以及电容(Cb)；因GOA输出电路结构中，薄膜晶体管M1为主要输出的元件，且尺寸较大(因为电容Cgd及Cg s较大)，导致时序输入端CLK1的时序讯号在上升与下降时间的时候与该薄膜晶体管M1的电容产生耦合(coupling)，使输出至扫瞄讯号输出节点的波形因而产生涟波(ripple)，其中，涟波(ripple)更进一步分为向正(上)与向负(下)两种。

请再参考图4，表示现有GOA技术的显示面板的栅极驱动电路结构其移位暂存器的向正涟波对画素电压的影响说明示意图。

扫瞄讯号输出节点Gate1电性连接画素单元的画素薄膜晶体管(pixel TFT)的扫瞄讯号线(如图4所示)，再利用控制该画素薄膜晶体管的栅极(Gateelectrode)以决定画素薄膜晶体管的开启与关闭。

其中，每一画素单元于周期Tn时，会将该资料电压Vdata写入该画素单元，于该画素薄膜晶体管导通时，该画素电压Vpixel在周期Tn中会上升到电压Vd再下降至电压Vp，而画素单元的画素薄膜晶体管的栅极受控于所电性电接的该移位暂存器其扫瞄讯号输出节点的控制讯号，且因为当栅极驱动电路提供该扫瞄讯号线为低电压时，该画素单元的画素薄膜晶体管(pixel TFT)理想状态为关闭状态，但因为GOA输出电路该薄膜晶体管M1会因为其连接的时脉讯号所产生的涟波会被耦合到所电性连接的该列扫瞄讯号线，进而使该画素单元的画素薄膜晶体管其栅极会有该涟波电压的偏压影响，而产生一Ioff电流，该Ioff电流会由Vpixel朝Vdata方向产生，而造成有一漏电路径，使该等画素单元的画素薄膜晶体管因此具有无法完全关闭，且该栅极驱动电路于每一周期Tn均会对该列扫瞄讯号线产生此一涟波(ripple)。

在面板显示区内向正的涟波(ripple)对画面上会有影响，当向正的涟波(ripple)的最大值(peak值)越大且时间越长的话，则会使显示区内的画素薄膜晶体管(TFT)的画素电压Vpixel漏电，导致黑画面的亮度不够暗，而由于对比度(CR)为白画面的亮度与黑画面的亮度的比值，进而造成对比度的下降。

请同时参考图5到图7，其中，图5表示现有GOA技术的3.5吋QVGA显示器的模拟电路输出波形图，图6表示图5的长时间测试的电流-电压图，以及图7表示图5的实际量测电路输出波形图。

当下拉薄膜晶体管(pull-down TFT)(如薄膜晶体管M3)于高温(以摄氏80度C为例说明，但不以此为限)受时脉讯号CLK偏压影响后，临界电压Vth(threshold voltage)的位移(shift)(如图6所示)，而严重导致其电压下拉(pull down)能力减弱，使得输出电压(output voltage)出现多脉冲(multi-pulse)(如图5及图7所示)，进而造成显示画面出现闪烁现象。

基于上述问题，发明人提出了一种驱动电路结构及其显示装置，以克服现有技术的缺陷。

发明内容