[发明专利]一种准绝对式光学编码器的细分及解码的电路及实现方法

权利要求书

1.一种准绝对式光学编码器的细分及解码电路，对读取准绝对式光学编码器而获得的两个正交的增量信号及一个伪随机编码的索引信号进行处理；其特征在于，所述细分及解码电路包含：

电流转电压及差分模块，其对由单个读数头及LED光源构成的读取机构读取所述准绝对式光学编码器得到的，增量信号和索引信号的正负共六路电流信号±SIN、±COS和±INDEX进行处理，得到对应的模拟电压信号Sin、Cos和Index；

电压比较器模块，其对所述模拟电压信号Sin、Cos和Index处理得到相应的两个正交的增量数字信号SIN、COS和一个索引数字信号INDEX；

精密全波整流模块，其对所述模拟电压信号中的增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；

AD转换模块，其在一个FPGA模块控制下，对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入该FPGA模块中；所述FPGA模块接收增量数字信号COS、SIN和索引数字信号INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。

2.如权利要求1所述的准绝对式光学编码器的细分及解码电路，其特征在于，

所述AD转换模块通过设置的两个模数转换器件来实现细分功能：向其中第一个模数转换器件输入的模拟信号是模拟整流信号|SIN|，所述第一个模数转换器件参考电压信号的上限和下限分别是模拟整流信号|COS|和地信号，第一个模数转换器件的数据溢出标志OTR接入FPGA模块；

而向其中第二个模数转换器件输入的模拟信号是模拟整流信号|COS|，所述第二个模数转换器件的参考电压信号的上限和下限分别是模拟整流信号|SIN|和地信号；这两个模数转换器件采用统一的时钟信号CLK，其各自的转换数据并接后输送到所述FPGA模块。

3.如权利要求2所述的准绝对式光学编码器的细分及解码电路，其特征在于，

所述FPGA模块的内部设置了以下的若干模块：

计数器和初始化模块，来实现系统开机或出现错误时的初始化；

两个数据长度不等的移位寄存器，来存储索引数字信号INDEX；

移位运算器，在初始化时对索引数字信号INDEX进行采样，并控制两个移位寄存器根据所述计数器对增量数字信号SIN和COS进行计数的结果，对索引数字信号INDEX进行移位以获取参考位置作为位置值的操作；

预先存储了查表结构的存储器，来存储采样索引数字信号INDEX并查表得到的作为查表值的绝对位置，以及初始化和移位运算器处理后得到的所述位置值；

输出模块，其在所述查表值与所述位置值的比较结果相等时，输出所述位置值作为解码结果。

4.一种准绝对式光学编码器的细分及解码方法，使用如权利要求1所述的细分及解码电路实现，其特征在于，所述细分及解码方法包含：

将两个正交的增量信号和一个索引信号的电流信号±SIN、±COS和±INDEX，通过电流转电压及差分模块处理得到相应的模拟电压信号Sin、Cos和Index，进而通过电压比较器模块处理得到相应的数字信号SIN、COS和INDEX；

还使用精密全波整流模块对所述模拟电压信号中的两路增量信号Sin、Cos进行处理，得到相应的两个模拟整流信号|SIN|和|COS|；以及使用AD转换模块对所述模拟整流信号|SIN|和|COS|转换得到AD数据信号并输入FPGA模块中，由所述FPGA模块接收数字信号COS、SIN和INDEX，以及AD数据信号进行解码，得到相应的角度或位移数据。