[发明专利]稳压器

说明书

技术领域

本发明涉及稳压器（voltage regulator）的相位补偿电路和低消耗电力化。

背景技术

作为以往的不受输出电容、输出电阻影响而稳定动作的稳压器，如图6所示的电路被众所周知。

以往的稳压器，包括：基准电压电路101、差动放大电路102、PMOS晶体管106、相位补偿电路460、电阻108、109、接地端子100、输出端子121、电源端子150。相位补偿电路460由恒流电路405、NMOS晶体管401、406、403、408、电容407、电阻404。差动放大电路102由如图7所示的1级放大器构成。

作为连接方法，差动放大电路102的反相输入端子连接于基准电压电路101，非反相输入端子连接于电阻108和109的连接点，输出端子连接于PMOS晶体管106的栅极（gate）及NMOS晶体管401的漏极(drain)。基准电压电路101的另一端连接于接地端子100。NMOS晶体管401的源极（source）连接于NMOS晶体管403的漏极，其栅极连接于NMOS晶体管406的栅极及漏极。NMOS晶体管403的源极连接于接地端子100，其栅极连接于电阻404及NMOS晶体管408的漏极。NMOS晶体管408的源极连接于接地端子100，其栅极连接于电阻404的另一端及电容407，其漏极连接于NMOS晶体管406的源极。NMOS晶体管406的漏极连接于恒流电路405，恒流电路405的另一端连接于电源端子150。PMOS晶体管106的源极连接于电源端子150，其漏极连接于输出端子121及电容407的另一端以及电阻108的另一端。电阻109的另一端连接于接地端子100（例如，参见非专利文献1）。

非专利文献1：电气电子工程师学会电路及系统汇刊I辑：论文，VOL.54, NO.9, 2007年9月(图13)（IEEE TRANSACTIONS ON CIRCUITS AND SYSTEM-I : REGULAR PAPERS, VOL.54, NO.9, SEPTEMBER 2007(Fig. 13.)）。

发明内容

然而，以往的技术中，其结构为相位补偿电路460将差动放大电路102的输出端子的电流的一部分流向大地(ground)。因此，存在电流从差动放大电路102的晶体管503流向输出，流入输入晶体管501、504的电流失衡而发生偏移（offset）、难以得到正确的输出电压的问题。

另外，为使相位补偿电路460的动作不受负载电流大小的影响，始终保持一定的电流流动，所以在轻负载时不必要地消耗大量电力。

因此，本发明的目的在于解决上述问题，提供能够不受输出电容、输出电阻影响而稳定动作，得到正确的输出电压，且能够降低轻负载时的消耗电力的稳压器。

本发明的稳压器具备：误差放大电路，放大并输出基准电压和对输出晶体管输出的电压分压后的分压电压之差，控制所述输出晶体管的栅极；以及相位补偿电路，其特征在于，所述相位补偿电路具备：第一晶体管，其漏极连接于所述误差放大电路的输出端子；第二晶体管，其漏极连接于所述第一晶体管的栅极，而栅极通过电阻与所述第一晶体管的栅极连接；电流镜电路，连接于所述误差放大电路的输出端子和所述第一晶体管的漏极以及所述第二晶体管的漏极；电容，在所述第二晶体管的栅极和所述输出晶体管的漏极之间连接。

本发明的具备相位补偿电路的稳压器，能够做到：不会因流入差动放大电路的输入晶体管的电流失衡而产生偏移，而得到正确的输出电压，不受输出电容、输出电阻的影响稳定且高速地动作。进而，能够将轻负载时的消耗电力抑制在低水平。

附图说明

图1是示出稳压器的第1实施方式的电路图；

图2是示出电流镜电路的第1实施方式的电路图；

图3是示出电流镜电路的第2实施方式的电路图；

图4是示出电流镜电路的第3实施方式的电路图；

图5是示出电流镜电路的第4实施方式的电路图；

图6是示出以往的稳压器的电路图；

图7是示出由1级放大器构成的差动放大电路的电路图。

具体实施方式

以下，参照附图说明本发明的实施方式。

实施例1

首先，说明稳压器的结构。图1是示出本发明的稳压器的电路图。