[发明专利]超细粒度门控时钟的FIFO数据存储方法及装置

说明书

技术领域

本发明涉及集成电路芯片设计领域，具体涉及一种体系结构级和电路级低功耗的超细粒度门控时钟的FIFO数据存储方法及装置。

背景技术

FIFO（First In and First Out,先进先出）数据队列是集成电路芯片中广泛使用电路结构，用于缓存数据以及控制数据访问的顺序，它的构建有两种方式：基于SRAM构建和基于寄存器构建，前者面积小但是速度慢，后者面积大但是速度快。在高速芯片设计过程中，为了降低访问FIFO数据队列的延迟，满足芯片的设计频率要求，FIFO数据队列必须采用寄存器构建，因此如何降低FIFO数据队列功耗成为了高速芯片低功耗设计中的重要问题之一。门控时钟是指一个时钟信号与另外一个非时钟信号作逻辑输出的时钟。门控时钟技术通过关闭芯片上不工作电路的时钟以实现节省电路功耗的目的。在门控时钟技术中，驱动时钟的逻辑仅包含一个“与”门或一个“或”门，如果采用任何附加逻辑会导致在某些工作状态下出现竞争、产生毛刺。门控时钟通过一个使能信号控制时钟的开关。当电路不工作时可以关闭时钟，整个系统处于非激活状态，这样就能够在某种程度上降低电路功耗。

传统的FIFO数据队列低功耗设计技术主要面向基于SRAM构建的FIFO数据队列，功耗控制技术包括读写指针采用格雷码编码、SRAM采用低功耗SRAM、SRAM的读写使能采用门控时钟、SRAM中的存储单元使用位线隔离、门控电压等技术。对于高性能芯片来说，某些关键部件如交叉开关的缓存队列等，具有规模不大、但是对访问速度要求高的特点。在这些场合，SRAM的访问速度已经不能满足要求，必须采用速度更快的寄存器搭建FIFO数据队列。

发明内容

本发明要解决的技术问题是提供一种门控粒度细、门控时钟负载低、门电路速度快、功耗低的超细粒度门控时钟的FIFO数据存储方法及装置。

为了解决上述技术问题，本发明采用的技术方案为：

一种超细粒度门控时钟的FIFO数据存储方法，其实施步骤如下：

1）通过多个具有多位寄存器的寄存器位组呈阵列状布置构建数据队列电路，所述寄存器位组沿着所述数据队列电路的宽度方向形成寄存器项，所述寄存器位组沿着所述数据队列电路的深度方向形成位组阵列，在输入数据时将FIFO输入数据按照所述寄存器位组的位宽分割成位数相等的多个部分并输入各个位组阵列，在输出数据时读取所述位组阵列末端的寄存器位组的输出数据；

2）在每一个时钟周期判断每一个寄存器位组的内容在下一个时钟周期是否保持不变，如果寄存器位组的内容在下一个时钟周期保持不变则切断所述寄存器位组的输入时钟；如果寄存器位组的内容在下一个时钟周期需要更新则保持所述寄存器位组的输入时钟。

作为本发明超细粒度门控时钟的FIFO数据存储方法的进一步改进：

所述步骤2）中判断每一个寄存器位组的内容在下一个时钟周期是否保持不变的详细步骤如下：

2.1）为每一个寄存器位组标记数据有效状态；

2.2）获取数据队列电路的写使能命令和读使能命令；

2.3）根据所述写使能命令、读使能命令、寄存器位组在当前时钟周期的数据有效状态以及所述位组阵列中相邻寄存器位组在当前时钟周期的数据有效状态维护每一个所述寄存器位组在下一个时钟周期的数据有效状态；

2.4）根据所述写使能命令、读使能命令、寄存器位组在当前时钟周期的数据有效状态以及所述位组阵列中相邻寄存器位组在当前时钟周期的数据有效状态判断每一个所述寄存器位组在下一个时钟周期是否需要被选择；根据所述读使能命令以及所述位组阵列中的下一个寄存器位组对应的数据有效状态判断每一个寄存器位组在下一个时钟周期是否需要被移位；如果任意一个寄存器位组在下一个时钟周期需要被选择或者被移位，则判断所述寄存器位组的内容在下一个时钟周期需要更新；如果任意一个寄存器位组在下一个时钟周期既不需要被选择也不需要被移位，则判断寄存器位组的当前内容在下一个时钟周期保持不变。

所述步骤2.3）中根据式（A1）和式（A2）维护每一个寄存器位组在下一个时钟周期的数据有效状态；