[发明专利]一种模减法器

说明书

技术领域

本发明属于集成电路技术领域，具体涉及一种减法器的设计。 

背景技术

在介绍减法器之前，先对余数系统(RNS，Residue Number Systems)做一说明。余数系统RNS是一种通过一组两两互质余数基的余数来描述数字的数值表征系统。由{m₁,m₂,…,m_L}组成的L个余数基，整数X,0≤X<M，其中M=m₁×m₂×…×m_L，在RNS系统中有唯一的表示方式为X={x₁,x₂,…,x_L}， 其中 表示X对于模m_i的余数。在余数系统中两个操作数进行操作，操作符为Θ，可以定义为： 

{z₁,z₂,…,z_L}={x₁,x₂,…,x_L}Θ{y₁,y₂,…,y_L}，其中， 这里Θ可以是模加法，模减法或模乘法。在余数系统中这些算术运算都是并行执行的，而且处理的都是很小的余数而不是一个很大的数。 

对于余数基的选择，{2ⁿ,2ⁿ-1,2ⁿ+1}是非常重要的运算通道，得到了广泛的应用，因为当考虑area×time²时，它们提供了最有效的电路，并且在余数系统与二进制的互转过程中也是最有效的。由此可见，对于模(2ⁿ+1)减法器的研究是非常有意义的。 

由于余数系统运算的特点，一般把减法转化为加法来进行运算，对于模(2ⁿ+1)的减法来说，设A为被减数和B为减数，有： 直接进行 的运算，运算结果会溢出，也就是运算结果有大于等于2ⁿ+1的情况，进行一次修正，结果同样会溢出，需要再进行一次修正。修正一般是通过加法完成，整个过程相当于需要三次加法，因此比较耗费资源，而且三次加法运算都在关键路径上，使得运算速度很低。 

发明内容

本发明的目的是为了解决现有的面向模(2ⁿ+1)减法器耗费资源，速度较低的问题，提出了一种模(2ⁿ+1)减法器。 

本发明的技术方案是：一种模(2ⁿ+1)减法器，包括：n位反相器，第一一位反相器，第二一位反相器，二输入与非门，二输入或非门，第一n位二进制加法器和第二n位二进制加法； 

设A和B为所述模(2ⁿ+1)减法器的输入，其中，A为被减数，B为减数，共有n+1位，分别为[n:0]，Y为所述模(2ⁿ+1)减法器的输出，共有n+1位，为[n:0]，其中A[u:v]，B[u:v]和Y[u:v]分别表示A、B和Y的第v位到第u位对应的数，具体连接关系如下： 

所述n位反相器的输入端用于输入所述模(2ⁿ+1)减法器的输入减数B的低n位，即B[n-1:0]，所述n位反相器的输出为 

所述第一一位反相器的输入端用于输入所述模(2ⁿ+1)减法器的减数B的最高位，即B[n]，所述第一一位反相器的输出为 

所述二输入与非门的两个输入端分别用于输入所述模(2ⁿ+1)减法器的被减数A的最高位A[n]和第一一位反相器的输出 所述二输入与非门的输出为T； 

所述二输入或非门的两个输入端分别用于输入所述模(2ⁿ+1)减法器的被减数A的最高位A[n]和第一一位反相器的输出 所述二输入或非门的输出为W； 

所述第一加法器的加数输入端用于输入所述模(2ⁿ+1)减法器的被减数A的低n位A[n-1:0]和n位反相器的输出 所述第一加法器的进位输入端用于输入所述二输入与非门的输出T，所述第一加法器的输出端用于输出R[n:0]； 

所述第二一位反相器的输入端用于输入所述第一加法器的输出R[n:0]的最高位，即R[n]，所述第二一位反相器的输出为