[发明专利]包上交换设备CPU的队列优化方法

说明书

【技术领域】

本发明涉及一种数据包或协议包上交换设备CPU的队列处理方法。

【背景技术】

对于数据包或协议包（简称：包）上CPU（包上CPU，即包写入CPU中），现有的应用于交换设备中的芯片都有一种默认的处理方式，即所有需要上CPU的包都通过一个默认队列上CPU，此队列一般为数值最小的队列，即优先权最低队列。并利用队列本身的先入先出调度算法，使包直接上CPU。

对于现有的芯片通过一个队列使包上CPU的方式，会让一些并不重要的包占用CPU时间过长，而导致另外比较重要的急需CPU处理的包不能实时处理或转发。

【发明内容】

本发明需解决的技术问题是克服上述的不足，提供一种包上交换设备CPU的队列优化方法，利用该方法使重要的包可以实时处理或转发，而不会因为普通包占用CPU时间过长，导致某些功能延迟。

为解决上述的技术问题，本发明设计了一种包上交换设备CPU的队列优化方法，其包括以下步骤：

Step1：得到交换设备芯片支持包上CPU的队列个数；

Step2：确定所需的队列个数，并注册进芯片；

Step3：配置队列的调度算法、各个队列写入的数据包数量的权重比率、以及设置每个队列的PPS值；（PPS：packet per second，每秒分组数）。

Step4：确定需要上CPU的各种类型包的优先权顺序，将各种类型的包存入二维数组，二位数组中分为与队列个数相同的数组，各种类型包存入数组时，根据优先权顺序与数组序列号对应。

Step5：将二维数组中的包转换成交换设备芯片所能辨识的标识，再将标识与各个队列一一对应写入交换设备的CPU中。

本发明在不修改芯片中包上CPU整体架构的基础上，通过注册多个队列的方式，根据硬件设计的队列数值越大，优先权越高的方式来调控重要的包优先上CPU进行处理。

【附图说明】

图1是本发明包上交换设备CPU的队列优化方法的流程步骤示意图；

图2是本发明实施例不同类型的包上CPU队列的示意图。

其中，图2中，四个不同类型的线条代表4个主机发送的包通过4个队列上CPU的示意图。

【具体实施方式】

下面结合附图和实施方式对本发明作进一步说明。

如图1所示，本发明提供了一种包上交换设备CPU的队列优化方法。根据硬件设计的队列数值越大，优先权越高的方式来调控重要的包优先上CPU进行处理。

本发明包上交换设备CPU的队列优化方法包括以下几个步骤：

Step1：得到交换设备芯片支持包上CPU的队列个数，其可以通过芯片本身的说明书文档以及SDK代码或其他途径得到芯片支持包上CPU的队列个数。一般，交换设备的芯片支持包上CPU的队列个数为16、8或4。

Step2：确定所需的队列个数，并注册进芯片。在本发明的实施例中所选择的队列个数为4。

Step3：配置队列的调度算法、各个队列写入的数据包数量的权重比率、以及设置每个队列的PPS值。调度算法包括：SRR（Simple Round Robin,简单轮询调度算法），WRR（Weighted Round Robin加权循环调度算法），SP（Strict Priority，严格优先权），或WDRR（Weighted Deficit Round Robin，赤字加权循环调度算法）。

Step4：确定需要上CPU的各种类型包的优先权顺序，将各种类型的包存入二维数组，二位数组中分为与队列个数相同的数组，各种类型包存入数组时，根据优先权顺序与数组序列号对应。

Step5：将二维数组中的包转换成交换设备芯片所能辨识的标识，再将标识与各个队列一一对应写入芯片的CPU中。

如图2所示，为本发明一种具体的实施例，四台主机A、B、C与D，与一台交换机S相连，该交换机S具有24Gbe port（24个千兆端口）。四个主机A、B、C与D分别通过网线与该交换机S的四个端口相连。

该交换机S的芯片支持包上CPU的队列个数为4，将这4个队列注册进芯片，4个队列分别为Queue1,Queue2,Queue3,Queue4。配置交换机S的CMIC端口（CMIC端口即上CPU的通道，包含队列）的调度算法为WRR，各个队列写入的数据包数量权重比率是：Queue4:Queue3:Queue2:Queue1=4:3:2:1，相对于，队列数值越大，优先权越高。本实施例中，配置各个队列的PPS值为200。