[发明专利]一种图像处理方法及装置

说明书

技术领域

本发明属于视频图像的后处理领域，涉及图像后处理领域中图像缩放和Deinterlace（去交织）的处理方法。

背景技术

现有的图像后处理技术中，图像的缩放和Deinterlace处理是两种不同的处理技术，两者通过不同的处理部件分别做处理，一般先做Deinterlace，做完Deinterlace后的图像再做缩放。处理的方法也是2大类，一类方法是纯软件的处理，这种方法应为受CPU性能瓶颈限制，已经很少用在高分辨的图像处理领域中；另一类方法是纯硬件处理方法，需要有并行的两种模块，分别是Deinterlace模块和图像缩放模块，两者处理的时间也是累加的。硬件的处理方式比软件的处理的方式，处理速度已经大幅提升，但存在的缺点是Deinterlace和缩放过程无法实现并行处理，所以还必须采用两个ASIC（一种为专门目的而设计的集成电路）处理模块，处理过程也是并行的，导致芯片后处理模块面积大，处理时间长。

发明内容

本发明提供一种图像处理方法及装置，大大减少图像后处理的处理时间，减少图像数据载入和写出过程对总线带宽的占用。

为了实现上述目的，本发明提供以下技术方案：

一种图像处理方法，其包括步骤：

CPU控制ASIC初始化infor table表；

CPU控制所述ASIC处理一帧图像，具体的，所述ASIC从memory（存储器）中读取input（输入）图像数据，然后根据infor table表信息，将input图像数据处理成所需要的output（输出）图像数据，然后做输出所述output图像数据；

所述CPU接受所述ASIC的反馈信息，根据所述反馈信息在ASIC处理一帧图像结束时，控制所述ASIC进行下一帧图像处理。

优选地，所述ASIC处理一帧图像，具体包括：所述ASIC按照从上到下、以及从左到右的处理input图像数据的每个像素点，每个像素点处理完成后就完成了一帧图像的处理。

优选地，所述ASIC处理一帧图像，具体包括：所述ASIC根据infor table表信息，从input（输入）图像数据中找到output（输出）图像数据的每个像素点所对应的原始像素点，经过滤波处理，转换为output图像数据的将要输出的像素点，以完成所述output图像数据的处理。

优选地，所述ASIC处理一帧图像，具体包括：在处理垂直方向像素点时，根据处理精度的要求，ASIC同时载入两行input图像数据进行处理，所述两行input图像数据为两个隔行的input图像数据。

优选地，所述infor table表信息为：原始图像到目标处理图像之间的映射信息。

一种图像处理系统，其包括：

CPU，用于控制ASIC初始化infor table表，控制所述ASIC处理一帧图像；以及接受所述ASIC的反馈信息，根据所述反馈信息在ASIC处理一帧图像结束时，控制所述ASIC进行下一帧图像处理；

ASIC，用于从memory中读取input图像数据，然后根据infor table表信息，将input图像数据处理成所需要的output图像数据，然后做输出所述output图像数据。

优选地，所述ASIC，具体用于按照从上到下、以及从左到右的处理input图像数据的每个像素点，每个像素点处理完成后就完成了一帧图像的处理。

优选地，所述ASIC，具体用于根据infor table表信息，从input图像数据中找到output图像数据的每个像素点所对应的原始像素点，经过滤波处理，转换为output图像数据的将要输出的像素点，以完成所述output图像数据的处理。

优选地，所述ASIC，具体用于在处理垂直方向像素点时，根据处理精度的要求，ASIC同时载入两行input图像数据进行处理，所述两行input图像数据为两个隔行的input图像数据。

优选地，所述infor table表信息为：原始图像到目标处理图像之间的映射信息。

通过实施以上技术方案，具有以下技术效果：本发明提供图像处理方法及装置，把图像缩放和Deinterlace两种技术结合在一起，采用图像缩放和Deinterlace同步处理的技术，大大减少图像后处理的处理时间，减少图像数据载入和写出过程对总线带宽的占用，尤其高分辨率处理领域中（比如1080p图像处理），处理速度高，消耗总线带宽低，使用芯片面积小。

附图说明