[发明专利]数据的处理方法及装置

说明书

技术领域

本发明涉及通信领域，具体而言，涉及一种数据的处理方法及装置。

背景技术

在数据通信系统中，由于各种干扰的存在，会造成传输误码，使接收方接收到的数据与发送方数据不一致。为了提高数据传输的可靠性，需要检测传输过程中是否存在误码，通常采用差错控制编码技术，循环冗余校验（Cyclic Redundancy Check，简称为CRC）编码由于其很强的差错检验能力被广泛采用，在不同的应用场景下，需要采用不同的生成多项式来实现CRC编码。

串行的CRC硬件实现采用线性反馈移位寄存器（Linear Feedback Shifting Register,简称为LFSR），该实现方法每个时钟周期只能处理单比特数据。对于高速率应用场景下的并行数据而言，LFSR无法满足速率要求，通常采用并行的CRC算法来提高编码速度。

查找表（Look Up Table，简称为LUT）算法是并行算法中的一种，该方法需要大量存储空间建表，以便存储CRC编码结果，输入数据只需要查表操作就可得到其对应的CRC编码。该方法的缺点是表的大小与并行处理位宽成指数关系，随着计算位宽的增长，有限的硬件资源成为实现该方法的瓶颈。如果改变生成多项式的系数，需要重新建表，由于建表周期太长，软硬件实现难度都很大，无法实现CRC编码。

另外一种并行实现CRC编码的方法是通过LFSR当前寄存器状态与前一周期寄存器状态之间的关系递推出CRC编码与当前并行输入数据的每个信息位、CRC初值之间的逻辑运算关系，采用异或运算实现。如果改变生成多项式的系数，需要重新确定CRC编码与当前并行输入数据的每个信息位、CRC初值之间的逻辑运算关系。目前难以找到有效算法来实现软硬件自动确定CRC编码与当前并行输入数据的每个信息位、CRC初值之间的逻辑运算关系。

进一步的，在当前的数据通信系统中，较大的数据帧通常分成多拍来传输，除末拍之外的其他节拍数据长度均是固定长度，但是末拍数据长度往往不固定，这种情况的处理难度较大，成为硬件电路并行处理CRC编码速率提升的瓶颈。

发明内容

本发明提供了一种数据的处理方法及装置，以至少解决相关技术中，由于查找表的大小与并行处理位宽呈指数增长，硬件资源有限使建表出现瓶颈，又由于重新建表周期过长，导致在生成多项式系数改变时，无法进行CRC编码的问题。

根据本发明的一个方面，提供了一种数据的处理方法，包括：将待处理的数据进行循环冗余校验CRC编码，其中，所述CRC编码的初值表的条目的数量与并行处理位宽的增大呈线性增长关系；将经过所述CRC编码得到的数据加入所述待处理数据的尾部，得到处理后的数据。

优选地，所述CRC编码生成初值表的条目的数量与处理位宽的增大呈线性增长关系包括：根据生成多项式的系数和并行处理的位宽生成所述初值表。

优选地，将待处理的数据进行CRC编码包括：将所述待处理的数据从高位至低位划分为一个或多个预设长度的数据段；分别对所述一个或多个预设长度的数据段进行所述CRC编码。

优选地，对每个所述预设长度的数据段进行所述CRC编码包括：将当前数据段的高位数据与CRC编码寄存器中存储的CRC编码值的高位对齐，并将对高位对齐后的数据按位做异或运算以得到待编码数据；将所述待编码数据按照所述初值表进行所述CRC编码。

优选地，将所述待编码数据按照所述初值表进行所述CRC编码包括：将所述待编码数据的位与所述初值表的条目进行对应；将所述待编码数据中数据值为1的数据位所对应的初值表条目进行异或运算；将进行所述异或运算得到的CRC编码值更新至所述CRC编码寄存器中。

优选地，如果所述当前数据段为末段数据，对所述末段数据进行所述CRC编码包括：判断所述末段数据的长度是否小于所述CRC编码寄存器的编码长度；如果是，则将当前数据段的高位数据与CRC编码寄存器中存储的CRC编码值的高位对齐，并将对高位对齐后的数据按位做异或运算以得到与末段数据等长的待编码数据；将所述待编码数据高位补零至所述预设长度，并按照所述初值表进行所述CRC编码得到第一CRC编码值；将所述CRC编码寄存器中的CRC编码值左移与所述末段数据等长度的数据位且低位补零；将移位补零后的CRC编码值与所述第一CRC编码值进行异或运算，得到最终编码结果。