[发明专利]高性能数据缓存系统和方法

权利要求书

1.一种用于辅助处理器核运行的方法，所述处理器核连接一个数据存储器，且所述处理器核用于执行一段包含至少一条使用一个基地址加偏移量为地址在所述数据存储器中访问数据的指令；所述方法包括：

将处理器核执行的数据访问指令地址与第一记录中的各指令地址匹配；

若匹配不成功，则在第一记录中建立处理器核执行的数据访问指令地址与处理器核执行数据访问指令时的基地址寄存器中数值的匹配对；

若匹配成功，则求取本次处理器核执行数据访问指令时的本次基地址寄存器值与第一记录中的基地址寄存器值的差值，并将第一记录中存储的基地址寄存器值更新为本次基地址寄存器值；

利用所述求取得到的差值预先计算下一次或之后更多次同一条数据访问指令可能的数据寻址地址，在处理器核再次执行到该数据访问指令之前，将该下一次或之后更多次同一条数据访问指令可能的数据寻址地址对应的数据预取到数据存储器中。

2.根据权利要求1所述方法，其特征在于将处理器核送来的当前基地址寄存器值减去所述第一记录中的原基地址寄存器值，得到所述求取得到的差值。

3.根据权利要求1所述方法，其特征在于将求取得到的差值以该数据访问指令基地址寄存器号为地址存入第二记录；

所述数据访问指令以指令中含有的基地址寄存器号为地址读取第二记录中相应求取得到的差值供预先计算可能的数据寻址地址。

4.根据权利要求3所述方法，其特征在于当数据访问指令是一条将寄存器值存储到主存储器的指令时，将第二记录中存储的所述求取得到的差值以数据访问指令中基地址寄存器号为地址存入第三记录；

当数据访问指令是一条从主存储器中将数据装载到寄存器的指令时，以数据访问指令中基地址寄存器号为地址将第三记录中的所述求取得到的差值恢复到第二记录中。

5.根据权利要求1所述方法，其特征在于审查处理器核将要执行的分支指令是否为向回转移(loop back)的分支指令；

如果所述分支指令是向回转移的分支指令，则进一步将其分支目标指令地址与所述第一记录中各数据访问指令的地址比较以确定记录中各数据访问指令在向回转移的范围内；

根据所述第一记录中各处于向回转移的范围内的数据访问指令的后续可能数据寻址地址提前将数据预取到数据存储器中。

6.根据权利要求5所述方法，其特征在于根据输入向回转移的当前分支转移范围及访问存储器的平均时延求取对应该分支转移范围内所有数据访问指令的数据预取次数。

7.根据权利要求6所述方法，其特征在于所述数据预取次数由访问存储器平均时延除所述分支转移范围中的指令执行时间而获得。

8.根据权利要求1所述方法，其特征在于以所述求取得到的差值加上当前数据访问地址作为下次预取地址以预取数据存入所述数据存储器。

9.根据权利要求1所述方法，其特征在于在所述数据存储器和处理器核之间增加一个数据读缓冲，用于暂存新预取进来的数据；

当处理器核执行数据访问指令时，首先在数据读缓冲中查找所需数据，若所需数据不存在，则再到数据存储器中查找；

数据存储器中存储替换出该数据读缓冲的数据。

10.一种用于辅助处理器核运行的方法，所述处理器核连接到存储器；所述方法包括：

暂存处理器核即将执行的指令块，对这些指令进行审查，提前发现数据访问指令，提取出并记录其中基地址寄存器号信息；

在该数据访问指令执行前最后一次更新该基地址寄存器时就获取更新后的基地址寄存器值以计算该数据访问指令的数据寻址地址；

在执行该数据访问指令前就对该数据寻址地址对应的数据进行预取。

11.根据权利要求10所述方法，其特征在于进一步提取数据访问指令的地址和最后更新该数据访问指令所用的基地址寄存器值的指令的地址；

从而计算出该最后更新基地址寄存器值的指令与该数据访问指令之间的指令地址差值；

记录该指令地址差值。

12.根据权利要求11所述方法，其特征在于以存储的数据访问指令地址减去所述指令地址差值以获得最后更新该数据访问指令所用的基地址寄存器值的指令的地址。