[发明专利]图像传感器和摄像设备

说明书

技术领域

本发明涉及具有像素信号相加功能的图像传感器和摄像设备。

背景技术

近年来，随着图像传感器中的像素的微小化，每个像素的光接收面积变得更小，并且可接收光量减小。为此，从一个像素输出的像素值的S/N比趋于降低。已经开发了各种技术，从而即使在图像传感器具有更微小像素的情况下，也通过形成用于将像素的像素值相加的结构来实现高的S/N比。

例如，日本特开2010-245951公开了一种针对各列将作为模拟信号的像素信号相加并适当切换晶体管，从而对来自多个像素的电荷进行平均的方法。另一方面，日本特开2005-278135公开了一种使得针对各列所设置的模拟/数字转换(A/D转换)单元通过数字运算处理将数字信号相加的方法。

然而，在上述日本特开2010-245951所公开的现有技术中，针对连接至平均单元的各列进行水平相加。因此，由于电路结构而不能针对各任意列进行相加。在日本特开2005-278135所公开的现有技术中，在A/D转换单元的数字运算处理期间进行数字相加。为此，与不进行相加的结构相比，针对各像素进行数字转换处理使得转换周期不期望地变长。另外，由于在像素信号的数字转换处理之后进行垂直相加(行方向相加)，因而需要线存储器，从而导致了较大的电路规模。

发明内容

本发明提供可以在抑制电路规模的情况下、针对各任意像素进行相加处理并且缩短数字转换处理时间段的图像传感器和摄像设备。

根据本发明的第一方面，提供一种图像传感器，包括：像素部，各自包括将入射光转换成电荷的光电转换元件，其中，所述像素部与在行方向和列方向上二维配置的用于生成与所述电荷相对应的模拟信号的单位像素相对应；列信号线，用于在所述列方向上输出所述像素部中所生成的模拟信号；第一加法单元，用于在所述列方向上将输出至所述列信号线的多个行的模拟信号相加；A/D转换器，用于针对各列将由列放大器放大后的模拟信号转换成数字信号；行信号线，用于在所述行方向上输出由所述A/D转换器转换后的数字信号；第二加法单元，用于在所述行方向上将输出至所述行信号线的多个列的数字信号相加；以及第一扫描单元，用于将任意行的像素部中所生成的模拟信号读取至所述列信号线。

根据本发明的第二方面，提供一种摄像设备，包括：图像传感器，包括：像素部，各自包括将入射光转换成电荷的光电转换元件，其中，所述像素部与在行方向和列方向上二维配置的用于生成与所述电荷相对应的模拟信号的单位像素相对应；列信号线，用于在所述列方向上输出所述像素部中所生成的模拟信号；第一加法单元，用于在所述列方向上将输出至所述列信号线的多个行的模拟信号相加；A/D转换器，用于针对各列将由列放大器放大后的模拟信号转换成数字信号；行信号线，用于在所述行方向上输出由所述A/D转换器转换后的数字信号；第二加法单元，用于在所述行方向上将输出至所述行信号线的多个列的数字信号相加；以及第一扫描单元，用于将任意行的像素部中所生成的模拟信号读取至所述列信号线；驱动单元，用于驱动所述图像传感器；信号处理单元，用于对所述图像传感器的输出信号进行预定信号处理；以及控制单元，用于控制所述驱动单元和所述信号处理单元，其中，所述控制单元以相加驱动和非相加驱动之一控制所述驱动单元，在所述相加驱动中进行利用所述第一加法单元和所述第二加法单元的相加，在所述非相加驱动中不进行利用所述第一加法单元和所述第二加法单元的相加。

通过以下参考附图对典型实施例的说明，本发明的其它特征将变得明显。

附图说明

图1是根据本发明实施例的摄像设备的框图；

图2是根据本发明实施例的图像传感器的框图；

图3是像素部101的电路图；

图4是列放大器的内部电路图；

图5是CDS电路的框图；以及

图6是示出像素相加定时的时序图。

具体实施方式

现在将参考附图详细说明本发明的实施例。

图1是示出根据本发明实施例的摄像设备的结构的框图。该摄像设备通过具有运动图像功能的电子静态照相机或摄像机等实现，并且包括具有庞大数量的像素的图像传感器、能够显示图像传感器所获得的图像的图像显示单元、和能够记录图像的图像记录单元。

参考图1，本实施例的摄像设备包括光学系统1、图像传感器2、驱动电路单元3、预处理单元4、信号处理单元5、用于存储图像数据的存储器单元6、图像显示单元7、图像记录单元8、操作单元9和同步控制单元10。