[发明专利]基于匹配滤波的相关运算电路

说明书

技术领域

本发明涉及一种主要用于直扩/跳频混合扩频系统伪随机码相位快速捕获的基于匹配滤波的相关运算电路。 

背景技术

在直扩/跳频混合扩频系统中，为了有效建立通信链路，需要对接收信号进行解跳/解扩处理，而解跳/解扩处理的前提是在本地捕获到接收信号的伪码相位。捕获伪码相位要利用伪码的自相关特性，通过对接收信号与本地伪码作滑动相关运算，并搜索相关峰值来完成伪码相位的捕获。其中，相关运算多采用匹配滤波的方式实现。目前，对码相位捕获的精度为1/2个码片，这就要求每个码片周期内采样两个点的接收数据，然后采样的接收数据与本地伪码作相关运算，公式为： 

r(k)= n=0N-1S(2n+k)+S(2n+1+k)P(n)---(2)]]>

在式(2)中，P(n)是本地伪码，S(2n)和S(2n+1)是采样的接收数据，k是滑动的点数。 

从(2)式可以看出，采用传统的匹配滤波方式存在如下三个方面的缺点：一是为了搜索N点长度的码相位。如图2所示需要2倍的移位寄存器资源，即需要2N个移位寄存器用于滑动采样的接收数据；二是为了搜索N点长度的码相位，如图2所示需要2倍的乘法器资源，即需要2N个乘法器用于相乘运算；三是若码相位捕获精度进一步提高，所需要的移位寄存器和乘法器资源还会成倍增加。 

发明内容

为了克服现有码捕获相关运算电路存在的上述缺陷，本发明提供一种能够 减小资源消耗，易于工程应用，且不削弱相关运算性能，资源消耗量与捕获码相位精度无关，基于匹配滤波的相关运算电路。 

本发明解决其技术问题所采用的技术方案是：一种基于匹配滤波的相关运算电路，包括，匹配滤波运算电路，其特征在于，在匹配滤波运算电路的移位寄存器的输入端，连接有一个先对接收数据作预累加处理的预累加电路和对预累加数据重新排序成奇数部分和偶数部分的数据缓存电路。 

本发明相比于现有技术具有如下有益效果： 

本发明在传统匹配滤波的相关运算电路基础上，基于匹配滤波的相关运算电路增加一个预累加电路，将匹配滤波之后的部分累加运算提前到匹配滤波之前进行，有效地减小了基于匹配滤波相关运算电路的资源消耗，使得移位寄存器和乘法器资源使用量，仅与搜索的伪随机码相位长度有关，而与码相位捕获精度无关。由于先进行预累加处理，用于相关运算的匹配滤波运算电路资源消耗将大为减小，所用资源仅为传统方法的一半。可达到成倍减小资源消耗的效果。 

本发明通过引入预累加电路对接收数据做预先处理，再进行相关运算的方法，完成对接收数据伪码相位的搜索与捕获，有效解决了传统相关运算电路逻辑资源消耗过大，难于工程应用的问题，而且克服了传统基于匹配滤波的相关运算电路资源消耗过大，不利于工程应用的问题，同时也克服了传统基于匹配滤波的相关运算电路无法进一步提高捕获精度的问题。 

附图说明

下面结合附图和实施例对本专利进一步说明。 

图1是本发明用于伪随机码相位捕获的相关运算电路原理示意图。 

图2是现有的基于匹配滤波的相关运算电路原理示意图。 

具体实施方式