[发明专利]并行接口时序控制装置

说明书

本发明公开了一种并行接口时序控制装置，位于模拟基带或数字基带，包括：控制模块，用于接收来自系统的控制信息和来自对端基带的状态指示信息，根据控制信息和状态指示信息产生控制时序和状态指示信号，其中，控制时序能够控制通道复用模块进行数据发送和通道解复用模块进行数据接收，状态指示信号指示数据的发送/接收状态；通道复用模块，用于当状态指示信号指示的状态为发送时，根据控制时序将第一数据通过双通道发送给对端基带；通道解复用模块，用于当状态指示信号指示的状态为接收时，根据控制时序通过双通道接收来自对端基带的第二数据。通过本发明，达到了简化接口时序控制复杂度、减小功耗的效果。

技术领域

本发明涉及通信领域，具体而言，涉及一种并行接口时序控制装置。

背景技术

随着移动通信技术的迅猛发展，从第一代的模拟通信到第二代的数字移动通信，再到第三代的宽带移动通信及第四代的长期演进（Long Term Evolution，简称为LTE）技术。除了第一代模拟技术被完全取代外，第二代、第三代以及第四代移动通信都将同时存在于现在及未来中，形成多标准多制式移动通信长期并存的局面。这样，用户对移动终端的要求也从传统的单一模式向多模式需求转变。在此需求下，全球移动通信系统（GlobalSystem for Mobile communication，简称为GSM）单一制式多模多待、GSM与宽带码分多址接入（Wideband Code Division Multiple Access，简称为WCDMA）双模单待、自动切换、时分同步码分多址（Time Division-Synchronous Code Division Multiple Access，简称为TD-SCDMA）与GSM双模单待，自动切换等终端解决方案都陆续出来了。

通过对现有的多模方案进行分析发现，它们的射频前端硬件结构基本都不外乎将两个单一模式简单地拼接在一个终端上面进而实现多模，射频和基带芯片的通信连接都是独立的接口连接，缺乏一种统一的接口。这种接口方式对于低速率、存在两种制式的多模终端来讲，实现起来还是相对容易。但是，如果再将高速的LTE制式简单拼接集成到现有的多模终端方案上以后，对基带芯片的管脚资源和整个终端的面积、体积都会带来巨大的挑战。因此，整合接口管脚资源，以设计出一种灵活、通用、易控制的射频接口已显得非常迫切。

目前，移动通信业界关于终端的射频（Radio Frequency，简称为RF）接口的定义标准也比较多，典型的有DigRF V112、3G DigRF V309、mipi DigRF V4以及JESD207-RBDP接口标准。其中，前三种标准属于串行数据接口标准，其中DigRF V112主要应用于第二代GSM通信系统中，因为其所需芯片管脚资源少、接口速率低、设计难度小而被业界广泛采纳；DigRFV309设计主要面向3G终端射频接口，虽然所需芯片管脚资源少，但是对接口速率很高，尤其WCDMA制式对其接口速率要求高达312MHz，这对系统设计带来了很大的挑战。很多系统设计厂商纷纷采用并行数字接口或模拟接口设计来避其设计风险；DigRF V4标准旨在针对LTE和Wimax设计的接口标准，这种高达上G赫兹的时钟速率更是让系统设计厂商望而生畏，少有人问津。因此，并行接口的无线前端基带数字并行（Radio front end Base bandDigital Parallel，简称为RBDP）标准应运而生。

JESD207-RBDP接口标准虽然是并行接口设计，有效降低了接口数据速率，但是其复杂的时序状态控制使得其应用显得非常复杂，尤其是在时分双工（Time DivisionDuplex，简称为TDD）对时间切换要求非常严格的条件下应用时，调试起来非常困难。

请参考图1，图1是根据相关技术的JESD207-RBDP接口标准的物理连接框图，如图1所示，在RBDP接口控制平面信号和分层中，FCLK为第二数据传输的随路时钟、MCLK为第一数据传输的随路时钟、TXNRX是上第一数据传输的状态指示、ENABLE是突发数据的开始和结束的状态指示。DIQ[9：0]和DIQ[11：0]是传输的并行数据，分别支持10bit和12bit两种的并行传输，可以二选一。