[发明专利]一种适用于流水线型模数转换器的数字后台校正方法

说明书

技术领域

本发明涉及模数转换器领域，具体为一种适用于流水线型模数转换器的数字后台校正方法。

背景技术

模数转换器是将模拟信号转换为数字信号的部件。模数转换器分为奈奎斯特速率模数转换器和过采样率模数转换器。奈奎斯特速率模数转换器又包括逐次逼近型模数转换器(successive approximation register, SAR ADC)、全并行快闪型模数转换器(flash ADC)、流水线型模数转换器(pipelined ADC)等。在各种结构的模数转换器中，全并行快闪模数转换器的结构最简单，也是速度最快的，输入的模拟信号经过一串由电阻串分压作为阈值电压的比较器，就可以得到数字码。其模拟到数字的转换只要一个时钟周期，但是随着分辨率的增加，所需的比较器的数目按指数增加，增加了电路的成本和功耗，因此不适合应用于高分辨率的应用。过采样率模数转换器由于其转换原理，也限制了其有效工作的带宽，同时也限制了其转换速度。所以，当模数转换器所需的工作带宽对于过采样模数转换器来说过高而不能有效工作，而且当所需的分辨率对于全并行快闪模数转换器来说过高以至于所需的比较器数目过于庞大而不现实的时候，流水线模数转换器就表现出了其独特的优势，它具有高速高分辨率的特点，是一个用最为广泛的模数转换器。

图1是采用每级2.5比特的流水线型转换器的结构框图，其中整个模数转换器的分辨率为14比特。该模数转换器包含6级每级为2.5比特的子转换电路、最后一级全并行快闪转换电路以及数字校正及时序对准电路。该模数转换器省去了传统的模数转换器中的采样保持电路，模拟信号直接输入第一级转换电路。第一级转换电路的单端结构如图2所示，其中子ADC用了6个比较器，当Φ₁为高电平的时候，采样电容C1,C2,C3,C4的左端与输入信号相接，右端接地，即电容对输入信号采样；在Φ₁高电平结束的时候，电容所存储的电荷量对应当前输入的电压值，这个相位下的电路的等效电路如图3所示。当Φ₂为高电平的时候，采样电容的左端与控制信号相接，其中控制信号则根据输入信号的大小，为+V_ref或-V_ref ，右端与反馈电容C_f的左端相接，反馈电容的右端与余量运算放大器的输出相接，等效电路如图4所示。这一阶段称为信号的放大阶段，因为这时候余量运算放大器的输入输出通过反馈电容相接，而由于运算放大器输入端的虚短作用，采样电容中的电荷就会转移到反馈电容中不去。这时余量运算放大器工作在闭环状态，当只考虑余量运算放大器的一阶和三阶谐波失真的时候，其输出信号与输入信号的关系为：

Vout=Vin+α1Vin+α33Vin3---(1)]]>

其中α₁为运算放大器的一阶谐波失真系数，也即线性失真系数； α₃为运算放大器的三阶谐波失真系数。

因此，余量运算放大器的输出电压V_Res除了由模拟输入、控制信号D(i)、采样电容C1，C2，C3，C4和反馈电容C_f的比值、以及参考电压V_ref共同决定外，还要由余量运算放大器的增益决定。这样，余量运算放大器的输出就可以由公式(2)表示。当采样电容与反馈电容匹配并且余量运算放大器的没有谐波失真时，输入与输出就是精确的4倍关系,如公式(3)。