[发明专利]可重构模数转换器调制器结构及其排列、使用方法

说明书

技术领域

本发明有关于模数转换器（Analog-to-Digital Converter，ADC）领域，特别是有关于使用噪声耦合的可重构模数转换器调制器结构。

背景技术

当今，无线通信接收器必须支持多种不同的通信标准，例如全球移动通信系统（Global System for Mobile communications，以下简称为GSM）、GSM演进的增强数据速率（Enhanced Data rate for GSM Evolution，以下简称为EDGE）、时分同步的码分多址技术（Time Division-Synchronous Code Division Multiple Access，以下简称为TD-SCDMA）、宽带码分多址（Wide band Code Division Multiple Access，以下简称为WCDMA）,高速下行分组接入(High Speed Downlink Packet Access+，以下简称为HSPA+),以及长期演进技术(Long Term Evolution，以下简称为LTE)。这使得无线设备能够适应可用的网络资源并且提供给用户可能的最好服务。上述功能通过针对每一标准分配专属电路或者针对不同标准对通用电路进行重构来在无线电话（handset）硬件中达成的。

无线接收器中，模数转换器是一个重要组件。模数转换器的功能为将接收信号数字化以使其能够由数字信号处理硬件或者软件组件处理。模数转换器输入信号的带宽（bandwidth）随着所支持的标准而改变。例如，对于GSM标准需要100kHZ，而对于LTE需要10MHz。

虽然为每一标准设置专属模数转换器是可行的，但因为此方法将使集成电路的面积与成本增加，所以其并不是最佳的。针对最大输入信号带宽设计模数转换器并将其用于较小信号带宽也是可行的，但因为此方法在较窄带宽的状况下，功率消耗远大于所需而使得电池寿命降低，所以其也不是最佳的。由此，业界不仅需要模数转换器是能重构的（reconfigurable），还需要模数转换器的功率消耗量与带宽成比例。

特别地，ΔΣ模数转换器结构为有诸多优点的无线接收器的设计。在此，允许使用多种方法来进行模数转换器的重构（reconfiguration）。

改变阶次或环路滤波器配置（configuration）是可行的。当使用级联（cascaded）或多阶（mash）ΔΣ架构时，可关闭级联中的方块（blocks）来降低针对较低带宽状况的阶次，并由此节省能源。这些技术无法达成与带宽成比例地降低能源。这是因为重构涉及从模数转换器后端（back-end）移除组件，而一般情况下，这并不能为耗能预算作出主要贡献。

另一重构策略涉及修改模数转换器组件所使用的时钟频率及偏流（bias current）。此策略确实允许功率消耗与信号带宽成比例。但需注意这需要特别保证晶体管以及其所建立的电路组件保持在可接受的操作范围。使用基于锁相回路(Phase Loop Lock，以下简称为PLL)偏流产生器的方法被提出，但是这需要额外的电路。另外需要注意的一点在于，特别当使用模数转换器的离散时间实施时，改变时钟频率是抗锯齿性（anti-aliasing）所必需的。

本发明提供解决上述重构问题的方案，其中功率消耗与输入信号带宽成比例。此方案是基于噪声耦合的模数转换器的使用。

发明内容

有鉴于此，本发明提供一种可重构模数转换器调制器结构、排列可重构模数转换器调制器结构的方法及使用可重构模数转换器调制器结构以执行噪声耦合的方法。

根据本发明一实施方式，提供一种可重构模数转换器调制器结构，包含：多个模数转换器结构，通过各自的噪声量化转换函数相互耦接，每一模数转换器结构接收模拟信号作为输入，并且每一模数转换器结构输出一个第一输出信号；加法器模块，接收多个模数转换器结构的多个第一输出信号，对第一输出信号执行加法，以及产生第二输出信号；以及除法器模块，接收第二输出信号，并且以预定因子对第二输出信号执行除法操作。

根据本发明另一实施方式，提供一种排列可重构模数转换器调制器结构的方法，包含：通过各自的噪声量化转换函数将多个模数转换器结构相互耦接，每一模数转换器结构接收模拟信号作为输入，并且每一模数转换器结构输出一个第一输出信号；使用加法器模块接收多个模数转换器结构的多个第一输出信号，对第一输出信号执行加法，加法器模块产生第二输出信号；以及使用除法器模块，接收第二输出信号，并且以预定因子对第二输出信号执行除法操作。