[发明专利]零倒灌电流的信号高速输出电路

说明书

技术领域

本发明电路领域，特别是涉及一种零倒灌电流的信号高速输出电路。

背景技术

现有PMOS管的结构通常如图1所示，在一块P型薄硅片的P型区上，以N阱（N-WELL）作为衬底，在N阱上扩散两个高浓度杂质的P型区P+，分别作为PMOS输出管的源极S和漏极D，再在硅片表面覆盖一层绝缘物，然后再用金属铝引出一个栅极G，由此即形成了PMOS管。由于PMOS管的源极S与漏极D结构的对称性，故当PMOS管应用在某些具体电路中时，会出现倒灌电流的情形。

例如，在多电源域的电路系统中，当一包含由诸如NMOS管及PMOS管串接的电路芯片处于休眠状态时，该电路芯片的电源会被置0，如果由NMOS管及PMOS管串接的电路是该电路芯片的输入级，尽管电源被置0，但该电路芯片的输入信号是其前一级电路的输出信号或者是其他设备的输出信号，故输入信号可能并不会为0，由此就会导致该PMOS管出现倒灌电流；如果由NMOS管及PMOS管串接的电路是该电路芯片的输出级，尽管电源被置0，但该电路芯片的输出端所连接的电路的信号可能不为0，此种情形同样导致该PMOS管出现倒灌电流。具体如图2所示，该图2中的PMOS管与NMOS管的连接点连接其他电路，该其他电路的信号为Vin。当该电路芯片处于休眠状态时，该PMOS管的漏极D接地，若信号Vin的电压超过PMOS导通阈值时，由此，该PMOS管的源极与漏极的工作方式将发生逆转，即在该PMOS管中会形成倒灌漏电流Ileakage，若该PMOS管的尺寸大，则该倒灌漏电流Ileakage也会很大，进而会导致该电路芯片的功耗过大。

为了解决PMOS管电流倒灌的问题，在公开号为CN101840908A的中国专利文献中提出了一种在输入上拉情况下，防止倒灌电流的电路，但是该电路仅适用于PMOS管连接输入信号的情形。此外，在专利号为7394633B2的美国专利文献中提出了一种通过检测偏置极性来改变功率MOSFET的偏置，从而防止倒灌的方法。但是该方法只有在电路有工作电流的情况下才能防止电流倒灌。再有，在专利号为5150186的美国专利文献中采用NativeNMOS管串联一个PMOS管的方法（如图3所示）来缓解休眠时倒灌漏电流的问题和输出速度的问题，然而这种方法休眠时的倒灌反向电流依旧会达到10uA，并不能完全解决漏电流的问题；而且，由于PMOS输出管静电放电保护和输出能力的原因，所占硅片面积很大，该方法会使硅片面积几乎翻倍。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种零倒灌电流的信号高速输出电路。

为实现上述目的及其他相关目的，本发明提供一种零倒灌电流的信号高速输出电路，其包括：

由上拉管及下拉管串接的串接电路，其中，所述上拉管与所述下拉管均为N型晶体管，且两者的连接点作为信号的输出端，所述上拉管的一端连接电源；

与所述下拉管连接的第一控制电路，用于控制所述下拉管的导通以便所述输出端输出低电平；以及

与所述上拉管连接的第二控制电路，用于提供高于所述电源电压的电压来控制所述上拉管的导通以便所述输出端输出高电平。

优选地，所述第二控制电路包括能将电源电压自举至2倍电源电压的自举电路；更为优选地，所述自举电路包括电容。

优选地，所述第二控制电路还包括电荷泵电路。

如上所述，本发明的零倒灌电流的信号高速输出电路，具有以下有益效果：能高速输出数字信号，且在电路处于休眠状态时，也无倒灌电流。

附图说明

图1显示为PMOS管的结构示意图。

图2显示为PMOS管所属的电路芯片休眠时的倒灌电流示意图。

图3显示为现有实现零漏电的电路结构示意图。

图4显示为本发明的零倒灌电流的信号高速输出电路示意图。

图5a与5b显示为本发明的零倒灌电流的信号高速输出电路的工作过程示意图。

图6显示为本发明的零倒灌电流的信号高速输出电路的各节点电压示意图。

图7显示为本发明的零倒灌电流的信号高速输出电路休眠时的串接电路等效电路示意图。

元件标号说明

1                     零倒灌电流的信号高速输出电路

11                    串接电路

12                    第一控制电路

13                    第二控制电路

具体实施方式