[发明专利]固态成像器件、驱动固态成像器件的方法以及相机系统

说明书

技术领域

本公开涉及一种固态成像器件、驱动固态成像器件的方法、以及相机系统。

背景技术

CMOS（互补金属氧化物半导体）图像传感器（CIS）相对于CCD（电荷耦合器件）图像传感器具有能够相对自由地设置读出地址的特征。

例如，广泛使用这样的图像传感器，其在读出传感器的所有像素之外还包括如下功能，诸如“相加（addition）”，用于同时读出多个像素的信号；“抽取（decimation）”，用于在跳过行或列的同时间歇地读出信号；以及“切除（excision）”，用于仅从一部分像素读出信号。

“相加”、“抽取”和“切除”可以同时执行。

图像传感器可以通过在输出图像数据时对数据进行抽取或相加而转换数据。

图1是示出一般CMOS图像传感器（固态成像器件）的配置示例的图。

图1的CMOS图像传感器10包括像素阵列部分11、行扫描电路12、列处理部分（读出电路）13、列扫描电路14、定时控制电路15和输出接口（IF）电路16。

像素阵列部分11以二维形状（矩阵）布置，其中多个像素电路11A-00至11A-st具有s行×t列。

在图1的CMOS图像传感器10中，行扫描电路12在取决于定时控制电路15的关闭（shutter）控制部分和读出控制部分的控制的关闭行和读出行中，通过列扫描控制线驱动像素。

列处理部分（读出电路）13读取输出到输出信号线lsgn的信号vsl，根据列扫描电路14的列扫描将读取的信号输出到传输线ltrf，并使用输出IF电路16将该信号输出到外部。

在图1的示例中，列处理部分（读出电路）13由列ADC部分构成，在列ADC部分中，为每列布置了AD转换器（ADC：模数转换器）13-1。

列ADC部分以列为单位执行A/D转换，根据列扫描电路14对A/D转换后的数据的扫描将读取的信号输出到传输线ltrf，并且使用输出IF电路16将信号输出到外部。

图2是示出数据转换控制部分的配置示例的框图，所述数据转换控制部分包括位于图1的CMOS图像传感器的列处理部分之后的图像数据的输出系统。

图2的数据转换控制部分20包括输出IF电路16、线缓冲器17、基准时钟速率转换器18以及数据输出部分19。

以此方式，图2的CMOS图像传感器10通过使用线缓冲器17，对列处理部分13的A/D转换处理之后的数据执行速率转换。

同时，线缓冲器17通过FIFO、SRAM等形成。

发明内容

如上所述，图像传感器能够通过在输出图像数据时对数据进行抽取或相加而转换数据率。

在速率转换比率是1/2ⁿ（1/2、1/4、1/8…）的转换中不需要临时存储数据的缓冲器（诸如存储器），但在其它数据率转换中需要临时存储数据的缓冲器。

诸如FIFO或SRAM的线缓冲器具有大面积和功耗，并导致电路尺寸或功耗的增加。

在当前蜂窝电话的相机系统中，需要图像传感器侧上的数字缩放（m/n的自由缩小），同时需要低功耗和小图像传感器。

因此，期望提供一种能够实现小电路尺寸和低功耗的固态成像器件、驱动固态成像器件的方法、以及相机系统，其中速率转换不需要缓冲器。

本公开的实施例贯注于一种固态成像器件，包括：像素部分，在所述像素部分中以矩阵布置包括光电转换元件的多个像素；像素驱动部分，以行为单位驱动所述像素，以便从所述像素部分中读出像素信号；列处理部分，与之前选择的第一频率的第一时钟同步地对通过所述像素驱动部分的驱动而读出的像素信号执行列处理；以及速率转换控制部分，根据速率转换信息执行在所述列处理部分中处理的数据的速率转换控制，其中所述速率转换控制部分包括第一速率转换器，基于作为第二频率的第二时钟的基准时钟产生所述第一时钟，并将所述第一时钟提供给所述列处理部分；第二速率转换器，基于作为所述第二频率的第二时钟的基准时钟产生根据数据率而变化的第三频率的第三时钟；数据率转换部分，通过包括相加处理的处理转换所述列处理部分中处理的数据的速率，并将所述转换之前或所述转换之后的数据作为第二数据输出；以及数据输出部分，与所述第三时钟同步地输出从所述数据率转换部分输出的所述第二数据。