[发明专利]线性均衡器

说明书

技术领域

本发明涉及一种半导体集成电路，特别是涉及一种线性均衡器。

背景技术

CMOS集成电路性能持续提高使得在电缆或者基板上以高达几个Gb/s的速度传输信号成为可能。但是，几个Gb/s速度的数据串行通信会受到带宽的限制。带宽限制主要是由于电介质损耗，趋肤效应和传输介质的阻抗不连续性造成的。在带宽受限的通道里，当数据速度超过带宽时，接收到的信号将由于符合间干扰(inter-symbol interference，ISI)而产生很严重的失真。现有技术中通常是在接收机中采用均衡器来补偿或减少ISI。

Choi等人在《A 0.18-μm CMOS 3.5-gb/s continuous-time adaptive cable equalizer using enhanced low-frequency gain control method》一文中公开了一种均衡器，该文出处为：IEEE JOURNAL OF SOLID-STATE CIRCUITS，VOL.39，NO.3，MARCH 2004，pp.419-425。如图1所示，为Choi等人在上述文章中所公开的一种现有均衡器的结构示意图。该均衡器包括有NMOS晶体管M2和M3组成一差分输入对管，包括两个差分输入信号inn、inp和两个差分输出信号outn、outp，NMOS晶体管M2和M3的漏极都分别连接已电阻R_L。NMOS晶体管M2和M3的源极都分别连接一电流源，两个电流源分别是有晶体管M4和M5加以偏置nbias后形成。电阻RD连接于NMOS晶体管M2和M3的源极之间。电容Cd1和Cd2都为由NMOS晶体管的源漏连接形成的变容二极管(Varactor)，电容Cd1和Cd2分别连接于NMOS晶体管M2和M3的源极和地之间，电容Cd1和Cd2的栅极端分别和MOS晶体管M1的源漏极相连，MOS晶体管M1的栅极连接控制信号gctrl，电容Cd1和Cd2的另一电极端连接控制信号zctrl。该均衡器的特点是利用电容Cd1和Cd2和电阻RD形成一零点，从而能在提高高频增益。

发明内容

本发明所要解决的技术问题是提供一种线性均衡器，能用于高速串行传输中，能形成两个零点，实现低频小增益、高频大增益，能较大提升高频增益，提高均衡性能。

为解决上述技术问题，本发明提供的线性均衡器包括：

由第一MOS晶体管和第二MOS晶体管组成差分输入对管，所述第一MOS晶体管和第二MOS晶体管的栅极分别为一对差分输入信号的输入端，所述第一MOS晶体管和第二MOS晶体管的漏极分别为一对差分输出信号的输出端，所述第一MOS晶体管和第二MOS晶体管的源极分别连接一电流源。

所述第一MOS晶体管的漏极依次串联有第一电阻和第一电感，所述第二MOS晶体管的漏极也依次串联有第一电阻和第一电感；所述第一电阻和所述第一电感要求能产生一个高于通道带宽的零点。

第二电阻，该第二电阻的两端分别和所述第一MOS晶体管和所述第二MOS晶体管的源极相连。

第三MOS电容和第四MOS电容，所述第三MOS电容和所述第四MOS电容分别由一源极和漏极短接的MOS晶体管组成，所述第三MOS电容的栅极端和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的一个相连，所述第四MOS电容的栅极端和所述第一MOS晶体管的源极和所述第二MOS晶体管的源极中的另一个相连；所述第三MOS电容和所述第四MOS电容的另一电极端连接在一起；所述第二电阻和所述第三MOS电容和所述第四MOS电容要求能产生另一个高于通道带宽的零点。

进一步的改进是，线性均衡器还包括一CMOS传输门，该CMOS传输门由第五NMOS晶体管和第六PMOS晶体管连接形成；该CMOS传输门输入端和输出端连接于所述第三MOS电容的栅极和所述第四MOS电容的栅极之间；所述第五NMOS晶体管和所述第六PMOS晶体管的栅极分别连接一对反相的信号。

进一步的改进是，所述线性均衡器还包括一第一CMOS反相器和第二CMOS反相器，所述第一CMOS反相器的输出端和所述第二CMOS反相器的输入端相连；所述第一CMOS反相器的输入端连接使能信号，所述第一CMOS反相器和所述第二CMOS反相器的输出端提供一对反相的信号到所述第五NMOS晶体管和所述第六PMOS晶体管的栅极上。

进一步的改进是，所述第一MOS晶体管和所述第二MOS晶体管都为NMOS晶体管。