[发明专利]时钟产生电路及ADC采样电路

说明书

技术领域

本发明涉及集成电路领域，特别涉及一种时钟产生电路及ADC采样电路。

背景技术

随着当代微电子技术的发展，作为模拟和数字信号接口电路的模数转换器(Analog-to-Digital Converter，ADC)得到了广泛应用。与其他模数转换器相比，流水线模数转换器(pipeline ADC)具有速度快、精度高、功耗低的优点。

流水线模数转换器的功能是将输入的模拟量转换为数字量，转换过程一般包括采样、保持、量化和编码四个步骤。在实际的A/D转换中，采样和保持往往合并进行。采样(又称为取样或抽样)是指按一定频率，周期性地提取输入模拟信号的幅值，它实现了模拟信号在时域上的离散化。保持是指为了将采样后的输出信号转换为数字信号，需要一定的时间对采样值进行量化和编码，在这段时间内，采样值应保持稳定不变。因此，采样后的输出信号必须通过保持电路保持一段时间，直到量化、编码结束或下一次采样开始。通常采样和保持过程是通过采样/保持电路同时完成的。

采样/保持电路中周期性地提取输入模拟信号的幅值通常是采用开关结构实现的。图1所示是流水线模数转换器中采样/保持电路的部分电路图。采样/保持电路中包括晶体管开关1和保持电容2。模拟信号SIG由开关1的一端(信号输入端)输入，并由开关1的另一端(信号输出端)输出。保持电容2连接至开关1的信号输出端。该电路的作用是在某个规定的时刻接收模拟信号SIG的电压，并在输出端保持该电压直至开始下次采样为止。采样/保持电路工作在采样状态和保持状态的两种状态之一。在采样状态下，开关1接通，采样/保持电路尽可能快地跟踪模拟信号SIG的电平变化；在保持状态下，开关1断开，跟踪过程停止，采样/保持电路中的保持电容2保持开关1断开前输入的模拟信号SIG的瞬时值。

以开关1选用NMOS晶体管为例，NMOS晶体管的源极作为信号输入端输入模拟信号SIG，漏极作为信号输出端输出经过采样的模拟信号，栅极输入时钟产生电路产生的时钟信号CKBS以控制所述NMOS晶体管导通或截止。当所述时钟信号CKBS为高电平，所述NMOS晶体管导通，采样/保持电路跟踪模拟信号SIG的电压；当所述时钟信号CKBS为低电平，所述NMOS晶体管截止，跟踪过程停止，保持电容2保持所述NMOS晶体管截止前输入的模拟信号SIG的瞬时值。

由于采样电路需要尽可能快地跟踪模拟信号SIG，因此采样电路中的开关成为影响采样效率的一个重要因素。对于一个晶体管开关，其导通电阻、电荷注入和时钟馈通都会影响采样电路采样效率。其中，晶体管开关的导通电阻受控于栅极电压和源极输入电压之差。如前所述，对于一个NMOS晶体管开关，其栅极电压由时钟产生电路产生的时钟信号CKBS提供，源极输入电压由模拟信号SIG提供，因此，本领域技术人员期望将时钟产生电路输出的时钟信号CKBS与模拟信号SIG关联，以减小晶体管开关的导通电阻的变化，从而减少采样电路的谐波失真。

请参阅图2，图2示出了现有技术的时钟产生电路。该时钟产生电路包括九个NMOS晶体管(即第一NMOS晶体管N101至第九NMOS晶体管N109)，两个PMOS晶体管(即第一PMOS晶体管P101和第二PMOS晶体管P102)，三个采样电容(即第一电容C201至第三电容C203)，以及反相器301。第一脉冲控制信号输入端CKP和第二脉冲控制信号输入端CKN分别输入两路反相的脉冲控制信号，参考电压输入端GND提供电路的参考电压，电源电压输入端VDD提供时钟产生电路的电源电压，模拟信号输入端SIG输入模拟信号，模拟信号经采样后由时钟信号输出端CKH输出。

上述时钟产生电路虽然可以将时钟产生电路输出的时钟信号与模拟信号关联，但仍然存在缺陷：一方面，该时钟产生电路的电路结构比较复杂；另一方面，时钟信号输出端CKH输出的时钟信号的电压值提升有限，受控于该时钟产生电路输出的时钟信号的晶体管开关仍然具有可变的导通电阻，这就限制了该时钟产生电路在高精度系统关键通路的应用。因此，迫切需要一种为采样电路的开关提供时钟信号，使该采样电路开关具有较小导通电阻变化的时钟产生电路。

更多关于时钟产生电路的技术方案可以参考公开号为US7274222B2的发明名称为“模拟开关的控制方法”(Control Method For An Analogue Switch)的美国专利文件，但仍没有解决上述问题。

发明内容

本发明解决是现有技术中时钟产生电路的电路结构复杂，并且输出的时钟信号的电压值提升有限，进而受控于该时钟信号的晶体管开关仍然具有可变的导通电阻的问题。