[发明专利]滤波电路

说明书

技术领域

本发明涉及一种包含连接为T型的电感器的滤波电路。

背景技术

以往，由包含电感器的结构而构成的滤波电路有着多种设计。图1是示出专利文献1所记载的滤波电路的电路图。图1所示的滤波电路是T型电路的低通滤波器，该低通滤波器将两个电感器L11、L12串联连接，将其之间通过电感器L13和电容器C连接到接地。图1所记载的滤波电路由将多个电介质层进行层叠而构成的层叠体的内层电极图案所形成。

在该专利文献1所记载的滤波电路中，为了防止邻近的电感器L12和电感器L13进行电磁耦合而使电感器L13的电感量发生变动，将电感器L12和电感器L13形成在不同的层，形成为在其之间介入接地电极层。由此，能防止电感器L13的电感量发生变动，实现所希望的频率特性的低通滤波器。

专利文献

专利文献1：日本专利特开2007-129565号公报

发明内容

发明所要解决的技术问题

然而，在将各电介质层进行层叠来制造层叠体时，由于会在电介质层之间产生堆积偏移，因此在专利文献1中，电感器L11、L12、L13的电感量恐怕会分别产生变化。例如，在层叠体的上层部分形成电感器L11、在下层部分形成电感器L12的情况下，若在上层部分产生层叠偏移的话，则只有电感器L11的电感量发生变动。

因此，电感器L11、L12、L13的电感量的比率发生变动，所希望的滤波特性恐怕会发生巨大偏移。另外，电感器L11、L12、L13之间的距离产生偏移将导致互感量发生变动，这恐怕会对滤波特性带来影响。

因此，本发明的目的是提供一种在电介质层之间产生层叠偏移的情况下能抑制对滤波特性带来影响的滤波电路。

解决技术问题所采用的技术方案

本发明所涉及的滤波电路包括：层叠体，该层叠体由多个电介质层进行层叠；第1电感器，该第1电感器由设置在所述多个电介质层的多个第1导电图案在所述层叠体的层叠方向上重叠而形成；第2电感器，该第2电感器由设置在所述多个电介质层的第2导电图案在所述层叠方向上重叠而形成；以及第3电感器，该第3电感器由设置在所述多个电介质层的第3导电图案在所述层叠方向上重叠而形成，所述第1电感器对于所述第2电感器串联连接，所述第3电感器连接在所述第1电感器、所述第2电感器的连接点与接地电位之间，所述第1导电图案、所述第2导电图案、及所述第3导电图案分别设置在同样的所述多个电介质层。

在这种结构中，分别形成T型连接的第1电感器、第2电感器及第3电感器的第1、第2及第3导电图案分别设置在相同的多个电介质层。因此，电介质层之间产生层叠偏移的情况下，在层叠方向重叠的第1、第2及第3导电图案分别产生相同的偏移。其结果是，电介质层之间产生层叠偏移的情况下，第1电感器、第2电感器及第3电感器的电感量虽然发生变动，但是分别以相同比例变动。

例如，在第1电感器的电感量发生变动、其他的第2及第3电感器的电感量不发生变动的情况下，对包含T型的电感器的滤波特性带来很大影响，但是如本发明这样，通过采用第1电感器、第2电感器及第3电感器的电感量以相同比例变动的结构。能抑制对滤波特性带来的影响。

另外，通过将第1电感器、第2电感器及第3电感器形成在相同的电介质层，各电感器之间的距离不发生偏移，互感量不发生变动，能抑制对电路特性带来的影响。

本发明所涉及的滤波电路中，所述第1导电图案和所述第2导电图案优选为具有相同的形状且具有相同的图案宽度。

在这种结构中，通过使第1及第2导电图案具有相同形状等，在产生层叠偏移的情况下，第1及第2导电图案各自的偏移量能大致相同，其结果是，第1电感器及第2电感器的电感量能以大致相同的比例变动。

本发明所涉及的滤波电路中，所述第1电感器、所述第2电感器及所述第3电感器形成为磁通方向相同。

在这种结构中，通过使第1、第2及第3电感器的磁通方向相同，能抑制因相互之间的磁通抵消而减少磁通密度、并对第1、第2及第3电感器的电感量带来影响的可能性。另外，通过使磁通方向相同，能防止因各电感器之间的耦合而发生的电感量的变动。

发明效果

根据本发明，即使产生层叠偏移，由于第1电感器、第2电感器及第3电感器的电感量也以相同比例变动，因此能抑制对滤波电路的滤波特性带来的影响。

附图说明

图1是示出专利文献1所记载的滤波电路的电路图。

图2是示意性地示出实施方式所涉及的BPF的电路图。