[发明专利]一种可产生多路同步时钟的示波器

权利要求书

1.一种可产生多路同步时钟的示波器，包括：

一个时钟产生模块，一个控制处理模块，两个模数转换器，

所述时钟产生模块输出两路同相位同频率的采样时钟信号给所述两个模数转换器的时钟输入引脚，

所述控制处理模块的复位脉冲使能控制端输出一个复位信号分别给两个模数转换器的复位引脚，

每个所述模数转换器对输入信号进行采样，得到采样信号；

其特征在于：

所述控制处理模块还具有一个触发同步信号输出端，每个所述模数转换器还具有一个同步输入引脚，在所述控制处理模块的触发同步信号输出端和所述两个模数转换器的同步输入引脚之间还具有一个高速触发模块和一个第一时钟扇出模块，

所述时钟产生模块还输出一个与所述采样时钟信号同相位的同步时钟信号给所述高速触发模块的时钟输入端，

所述控制处理模块的触发同步信号输出端输出一个触发同步信号给所述高速触发模块的数据输入端，

所述高速触发模块输出一个快沿同步信号给所述第一时钟扇出模块，

所述第一时钟扇出模块将所述快沿同步信号分为两路，分别输出给所述两个模数转换器的同步输入引脚。

2.根据权利要求1所述的可产生多路同步时钟的示波器，其特征在于：

所述高速触发模块由D触发器构成。

3.根据权利要求2所述的可产生多路同步时钟的示波器，其特征在于：

所述高速触发模块由一个D触发器构成，

所述时钟产生模块输出的所述同步时钟信号给所述D触发器的时钟输入端，

所述控制处理模块输出的触发同步信号给所述D触发器的数据输入端，

所述D触发器的输出端输出所述快沿同步信号给所述第一时钟扇出模块。

4.根据权利要求2所述的可产生多路同步时钟的示波器，其特征在于：

所述高速触发模块包括两个D触发器和一个第二时钟扇出模块，

所述第二时钟扇出模块将所述同步时钟信号分为相同的两路同步时钟信号，其中一路同步时钟信号输出给第一个D触发器的时钟输入端，另一路同步时钟信号输出给第二个D触发器的时钟输入端，

所述控制处理模块的触发同步信号输出给所述第一个D触发器的数据输入端，第一个D触发器的输出端连接到第二个D触发器的数据输入端，第二个D触发器的输出端输出所述快沿同步信号给所述第一时钟扇出模块。

5.根据权利要求3或4所述的可产生多路同步时钟的示波器，其特征在于：

所述D触发器采用ECL逻辑的高速D触发器。

6.根据权利要求5所述的可产生多路同步时钟的示波器，其特征在于：

所述D触发器为MC100EP52MNR4G。

7.根据权利要求6所述的可产生多路同步时钟的示波器，其特征在于：

所述第一时钟扇出模块由时钟扇出器NB6L11S构成。

8.根据权利要求4所述的可产生多路同步时钟的示波器，其特征在于：

所述第二时钟扇出模块由时钟扇出器NB6L11M构成。

9.根据权利要求1所述的可产生多路同步时钟的示波器，其特征在于：

所述第一时钟扇出模块与所述两个模数转换器的同步输入引脚之间等距离。

10.根据权利要求1所述的可产生多路同步时钟的示波器，其特征在于：

所述控制处理模块由一个FPGA芯片构成。