[发明专利]TD-SCDMA 基站收校准数据发送、接收方法及装置

权利要求书

1.一种TD-SCDMA基站收校准的数据发送方法，其特征在于，TD-SCDMA基站包括处理器和现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包括寄存器和存储器，所述的方法包括：

在下行导频时隙结束时打开校准开关；

通过寄存器控制发送时隙，校准天线在所述发送时隙读取存储器中的校准数据并发送；

在上行导频时隙结束时关闭校准开关。

2.根据权利要求1所述的方法，其特征在于，所述通过寄存器控制发送时隙，包括：

配置寄存器的寄存器值以控制校准数据的发送时隙，其中，所述寄存器值的控制范围为0x0到0xFFFF。

3.根据权利要求1所述的方法，其特征在于，所述校准天线在所述发送时隙读取存储器中的校准数据并发送，包括：

若达到发送时隙，则读取存储器中的校准数据；

校准天线发送所述校准数据到空口。

4.根据权利要求1所述的方法，其特征在于，在下行导频时隙结束时打开校准发送开关之前，还包括：

将处理器中的校准数据写入存储器。

5.根据权利要求1至3任一所述的方法，其特征在于，发送时隙的调节范围为从保护时隙33chip到上行导频时隙的119chip。

6.一种TD-SCDMA基站收校准的数据接收方法，其特征在于，TD-SCDMA基站包括处理器和现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包括寄存器和存储器，所述的方法包括：

在下行导频时隙结束时打开校准开关；

根据数据发送时的发送时隙，通过寄存器控制接收时隙，将工作天线在接收时隙接收的校准数据存入存储器；

在上行导频时隙结束时关闭校准开关。

7.根据权利要求6所述的方法，其特征在于，所述根据数据发送时的 发送时隙，通过寄存器控制接收时隙，包括：

通过将寄存器配置为与数据发送时相同的寄存器值，控制与发送时隙相同的时隙作为校准数据的接收时隙，其中所述寄存器值的控制范围为0x0到0xFFFF。

8.根据权利要求6所述的方法，其特征在于，所述将工作天线在接收时隙接收的校准数据存入寄存器，包括：

若达到接收时隙，则工作天线在空口接收校准天线发送的校准数据；

将所述校准数据存入存储器中。

9.根据权利要求6所述的方法，其特征在于，在上行导频时隙结束时关闭校准接收开关之前，还包括：

从存储器中读出校准数据，并发送至处理器。

10.根据权利要求6至8任一所述的方法，其特征在于，接收时隙的调节范围为从保护时隙33chip到上行导频时隙的119chip。

11.一种TD-SCDMA基站收校准的数据发送装置，其特征在于，TD-SCDMA基站包括基带单元BBU和远端射频单元RRU，所述远端射频单元RRU包括处理器和现场可编程门阵列FPGA，所述现场可编程门阵列FPGA包括寄存器和存储器，

所述现场可编程门阵列FPGA，还包括：

开关打开模块，用于在下行导频时隙结束时打开校准开关；

控制并发送模块，用于通过寄存器控制发送时隙，校准天线在所述发送时隙读取存储器中的校准数据并发送；

开关关闭模块，用于在上行导频时隙结束时关闭校准开关。

12.根据权利要求11所述的装置，其特征在于，所述控制并发送模块，包括：

控制子模块，用于配置寄存器的寄存器值以控制校准数据的发送时隙，其中，所述寄存器值的控制范围为0x0到0xFFFF。

13.根据权利要求11所述的装置，其特征在于，所述控制并发送模块，还包括： 

读取子模块，用于读取存储器中的校准数据；

发送子模块，用于若达到发送时隙，则校准天线发送所述校准数据到空口。

14.根据权利要求11所述的装置，其特征在于，所述现场可编程门阵列FPGA，还包括：

写入模块，用于将处理器中的校准数据写入存储器。