[发明专利]一种数字多通道相关处理系统及用于该系统中的缓存模块的输出方法有效
申请号: | 201210076623.8 | 申请日: | 2012-03-21 |
公开(公告)号: | CN102684831A | 公开(公告)日: | 2012-09-19 |
发明(设计)人: | 凌小峰;宫新保;赵承睿 | 申请(专利权)人: | 上海交通大学 |
主分类号: | H04L1/00 | 分类号: | H04L1/00;H04L5/00 |
代理公司: | 上海旭诚知识产权代理有限公司 31220 | 代理人: | 王萍萍 |
地址: | 200240 *** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 数字 通道 相关 处理 系统 用于 中的 缓存 模块 输出 方法 | ||
1.一种数字多通道相关处理系统,其特征在于,包括至少一个采集处理模块、至少一个数据发送模块、至少一个数据接收模块和至少一个相关处理模块,其中,所述采集处理模块和所述数据发送模块数量相同,所述数据接收模块和所述相关处理模块数量相同,所述采集处理模块对数字多通道相关处理系统输入的多通道中频模拟信号进行数字采样和正交滤波处理,将正交滤波处理结果打包成帧输出到所述数据发送模块,所述数据发送模块将从所述采集处理模块接收的数据帧,根据数据帧的采样时刻分时隙输出到不同的所述数据接收模块,所述数据接收模块将从多个所述数据发送模块接收的数据帧,根据数据帧的采样时刻打包输出到所述相关处理模块,所述相关处理模块将从所述数据接收模块接收的数据包进行解包,将解包得到的数据进行相关运算,将相关运算处理结果打包成帧输出。
2.如权利要求1所述的数字多通道相关处理系统,其中,所述采集处理模块包括模拟数字转换器模块、正交滤波器模块和正交滤波成帧器模块,其中所述模拟数字转换器模块将数字多通道相关处理系统输入的中频模拟信号进行采样得到数字信号,输出到所述正交滤波器模块,所述正交滤波器模块将从所述模拟数字转换器模块接收的数字信号进行正交滤波处理得到同相和正交两路数据,输出到所述正交滤波成帧器模块,所述正交滤波成帧器模块将从多个所述正交滤波器模块接收的同相和正交数据进行缓存,根据采样时刻以固定格式将数据打包成帧,输出到所述数据发送模块。
3.如权利要求1或2所述的数字多通道相关处理系统,其中,所述数据发送模块将从所述采集处理模块接收的数据帧根据采样时刻分为若干个循环时隙,其中循环时隙个数与所述数据接收模块个数相同,将数据帧按照时隙标号输出到对应的所述数据接收模块。
4.如权利要求3所述的数字多通道相关处理系统,其中,所述数据接收模块对从多个所述数据发送模块接收的数据帧,将相同采样时刻的数据帧作为一个数据包,按照采样时刻先后顺序依次输出到所述相关处理模块。
5.如权利要求4所述的数字多通道相关处理系统,其中,所述相关处理模块包括正交滤波解包器模块、相关运算器模块、累加运算器模块和相关处理成帧器模块,其中所述正交滤波解包器模块将从所述数据接收模块接收的数据包进行解包,将解包得到的数据根据采样时刻输出到所述相关运算器模块,所述相关运算器模块将从所述正交滤波解包器接收的数据通过复数乘累加器进行每个通道数据的自相关和不同通道之间数据的互相关运算,将相关运算结果输出到所述累加运算器模块,所述累加运算器模块将从多个所述相关运算器模块接收的相关运算结果通过累加器进行累加运算,将累加运算结果输出到所述相关处理成帧器模块,所述相关处理成帧器模块将从所述累加运算器模块接收的累加运算结果进行缓存,以固定格式将累加运算结果打包成帧,进行输出。
6.如权利要求5所述的数字多通道相关处理系统,其中,所述正交滤波解包器模块将从所述数据接收模块接收的数据包进行解包,将解包得到数据根据采样时刻分为若干个循环组,其中循环组个数与所述相关运算器模块个数相同,将数据按照组标号输出到对应的所述相关运算器模块。
7.如权利要求6所述的数字多通道相关处理系统,其中,所述相关运算器模块包括全组缓存模块、单组缓存模块和相关运算矩阵模块,其中所述全组缓存模块对从所述正交滤波解包器模块接收的数据进行缓存,输出到所述单组缓存模块和所述相关运算矩阵模块,所述单组缓存模块对从所述全组缓存模块接收的数据进行缓存,输出到所述相关运算矩阵模块,所述相关运算矩阵模块对从所述全组缓存模块和所述单组缓存模块接收的数据通过复数乘累加器进行每个通道数据的自相关和不同通道之间数据的互相关运算,将相关运算结果输出到所述累加运算器模块。
8.如权利要求7所述的数字多通道相关处理系统,其中,所述全组缓存模块将从所述正交滤波解包器模块接收的M个通道的数据分成N组,其中M/N为正整数,组号为1至N,所述单组缓存模块将从所述全组缓存模块接收的1组数据进行缓存,所述相关运算矩阵模块包含两个输入端口,由(M/N)2个复数乘累加器构成,完成分别由两个输入端口输入的2组数据的相关运算,其中每组数据包含M/N个通道的数据。
9.如权利要求8所述的数字多通道相关处理系统中的全组缓存模块和单组缓存模块进行输出的方法,其特征在于,包括以下步骤:
步骤1)初始化,起始组号k=1;
步骤2)若k<N,全组缓存模块将第k组数据输出到单组缓存模块和相关运算矩阵模块两个输入端口,转至步骤3),若k=N,全组缓存模块将第k组数据输出到相关运算矩阵模块两个输入端口,结束操作;
步骤3)单组缓存模块将存储的第k组数据输出到相关运算矩阵模块第二输入端口,全组缓存模块将第k+1至第N组数据按照组号由小到大顺序依次输出到相关运算矩阵模块第一输入端口,输出完毕后令k=k+1,转至步骤2)。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海交通大学,未经上海交通大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201210076623.8/1.html,转载请声明来源钻瓜专利网。