[发明专利]复杂可编程逻辑器件更新方法及系统

权利要求书

1.一种复杂可编程逻辑器件更新方法，其特征在于，该方法包括以下步骤：

获取步骤一：在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；

判断步骤一：判断CPLD芯片的更新状态是否为更新开始，当该更新状态为更新开始时，执行更新步骤，否则，执行读取步骤；

读取步骤：在将CPLD芯片的JTAG接口设置为读模式后，读取CPLD芯片的版本信息；

获取步骤二：获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；

判断步骤二：判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息，当要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，执行更新步骤，否则，直接结束流程；

更新步骤：在将CPLD芯片的JTAG接口设置为写模式后，将要更新到CPLD芯片的代码文件写入CPLD芯片；

判断步骤三：判断更新过程是否完成，当更新过程完成时，记录一条关于CPLD芯片更新的日志，否则继续进行更新。

2.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，在获取步骤一前还包括：

重置步骤：设置一个状态变量，用来标志CPLD芯片更新成功与否；当CPLD芯片更新成功时，该状态变量为更新完成时所对应的值；当CPLD芯片更新失败时，该状态变量为更新开始时所对应的值。

3.如权利要求2所述的复杂可编程逻辑器件更新方法，其特征在于，该方法还包括步骤：

当更新开始时，重置所述状态变量的值为更新开始所对应的值；及

当更新成功时，重置所述状态变量的值为更新完成所对应的值。

4.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，所述读取步骤包括：

通过与TMS管脚连接的GPIO接口设置该TMS管脚为读模式后，通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲，所述JTAG接口包括TMS管脚、TCK管脚、TDO管脚和TDI管脚；

在该时钟脉冲的控制下通过TDO管脚从CPLD芯片中读取CPLD芯片的版本信息；

该版本信息经与该TDO管脚连接的GPIO接口传回BMC中。

5.如权利要求1所述的复杂可编程逻辑器件更新方法，其特征在于，所述更新步骤包括：

通过与TMS管脚连接的GPIO接口设置该TMS管脚为写模式后，通过与TCK管脚连接的GPIO接口控制该TCK管脚的时钟脉冲；

在该时钟脉冲的控制下通过TDI管脚将要更新到CPLD芯片的代码文件写入CPLD芯片。

6.一种复杂可编程逻辑器件更新系统，其特征在于，该系统包括：

获取模块，用于在BMC启动成功后，从BMC中获取复杂可编程逻辑器件CPLD芯片的更新状态，所述CPLD芯片的更新状态包括更新完成和更新开始；

判断模块，用于判断CPLD芯片的更新状态是否为更新开始；

设置模块，用于当CPLD芯片的更新状态为更新完成时，将CPLD芯片的JTAG接口设置为读模式；

所述获取模块，还用于从CPLD芯片中获取该CPLD芯片的版本信息及获取BMC中存储的要更新到CPLD芯片的代码文件的版本信息；

所述判断模块，还用于判断要更新到CPLD芯片的代码文件的版本信息是否大于CPLD芯片的版本信息；

所述设置模块，还用于当CPLD芯片的更新状态为更新开始时，或者要更新到CPLD芯片的代码文件的版本信息大于CPLD芯片的版本信息时，将CPLD芯片的JTAG接口设置为写模式；

更新模块，用于将要更新到CPLD芯片的代码文件写入CPLD芯片；

记录模块，用于当更新过程完成时，记录一条关于CPLD芯片更新的日志。

7.如权利要求6所述的复杂可编程逻辑器件更新系统，其特征在于，该系统还包括：

重置模块，用于设置一个状态变量，当CPLD芯片更新开始时，重置该状态变量的值为更新开始所对应的值；当CPLD芯片更新成功时，重置该状态变量的值为更新完成所对应的值。