[发明专利]低压差分信号接收器

说明书

■技术领域

本发明涉及电路技术，更具体地说，涉及低压差分信号接收器。

■背景技术

低压差分信号(Low-Voltage Differential Signaling，LVDS)是一种电压标准。它可以在低功耗的条件下提供高数据传输率，并且具有强的噪声抑制能力。此外，LVDS对传输介质的要求很低，可以使用双绞铜线等廉价传输介质。

LVDS接收器的作用是对LVDS进行转换，变为后续电路能够识别的信号。图1是典型的LVDS接收器的原理图。其中，输入级的LVDS信号是一对差分信号Ina和Inb。如果Ina比Inb电压高，则该信号为一个逻辑值；如果Inb比Ina电压低，则该信号为另一个逻辑值。Ina和Inb的电压平均值称为共模电压。Ina和Inb的电压分别是共模电压加上和减去一个摆幅电压。假设共模电压为1V，摆幅电压为0.1V。在某一稳定时刻，要么是Ina信号为1.1V而Inb信号为0.9V，要么是Inb信号为0.9V而Inb信号为1.1V。

图1中的LVDS信号通过终端电阻(Termination Resistor)连接到LVDS接收器的输入级。终端电阻用于匹配传输介质的特征阻抗。所述输入级将LVDS差分信号变为对应于电源电压的内部差分信号Outa和Outb。输出级将内部差分信号Outa和Outb变为单端信号Out。在有的芯片应用场合中，输出级是可以省略的。

根据IEEE 1596.3标准，LVDS的共模电压为0V-2.4V。也就是说，LVDS接收器所接收的LVDS信号的共模电压可能为0V-2.4V之间的任意值。LVDS接收器需要能够将共模电压为0V-2.4V之间任意一个值的LVDS信号转换成后续电路能够识别的信号。

如果LVDS的电源电压足够大，那么可以采用PMOS差分对和NMOS差分对中的任意一种作为图1所示的输入级。但如果电源电压降低到一定程度，这种接收器对共模电压在某一范围内的LVDS信号就无法进行转换。例如，在电源电压降低到一定程度时，采用NMOS差分对作为所述输入级的接收器可能无法对共模电压在0V-1.2V范围内的LVDS信号进行转换，而只能对共模电压在1.2V-2.4V范围内的LVDS信号进行转换；类似地，采用PMOS差分对作为所述输入级的接收器可能无法对共模电压在0.8V-2.4V范围内的LVDS信号进行转换，而只能对共模电压在0V-0.8V范围内的LVDS信号进行转换。

随着芯片技术的发展，芯片的电源电压会越来越低。因此，集成在芯片上的LVDS接收器必须在较低的电源电压下也能够对LVDS信号进行转换。

■发明内容

本发明实施例LVDS接收器、包括LVDS接收器的芯片以及接收LVDS信号的方法。

根据本发明实施例的LVDS接收器包括：第一类型输入级和第二类型输入级，分别用于将输入的LVDS信号转换成内部差分信号；共模电压确定电路，用于确定输入的LVDS信号的共模电压；输入级选择电路，用于将共模电压与参考电压进行比较，并根据比较结果输出使能信号，其中在所述共模电压大于所述参考电压的情况下，所述使能信号为第一逻辑电压，该第一逻辑电压使得第一类型输入级处于工作状态而第二类型输入级处于空闲状态，并且其中在所述共模电压小于所述参考电压的情况下，所述使能信号为第二逻辑电压，该第二逻辑电压使得第二类型输入级处于工作状态而第一类型输入级处于空闲状态，其中所述第一类型输入级是NMOS输入级和PMOS输入级中的一种，所述第二类型输入级是NMOS输入级和PMOS输入级中的另外一种。

根据本发明实施例的芯片包括上述LVDS接收器。

根据本发明实施例的一种接收LVDS信号的方法包括：获取所接收的LVDS信号的共模电压；将所述共模电压和参考电压进行比较；以及响应于所述共模电压大于所述参考电压，使得第一类型输入级处于工作状态而第二类型输入级处于空闲状态，并且响应于所述共模电压小于所述参考电压，使得第二类型输入级处于工作状态而第一类型输入级处于空闲状态，其中所述第一类型输入级是NMOS输入级和PMOS输入级中的一种，所述第二类型输入级是NMOS输入级和PMOS输入级中的另外一种。

根据本发明实施例提供的技术方案，在较低的电源电压下也能够处理完整共模电压范围的LVDS信号。

■附图说明

通过结合附图对本公开示例性实施方式进行更详细的描述，本公开的上述以及其它目的、特征和优势将变得更加明显，其中，在本公开示例性实施方式中，相同的参考标号通常代表相同部件。