[发明专利]一种反相器消除的方法

说明书

技术领域

本发明涉及FPGA领域，尤其涉及一种优化FPGA的方法。 

背景技术

FPGA(Field Programmable Gates Array，现场可编程门阵列)是一种可编程逻辑器件，在内部具有门阵列构成的查找表，通过该查找表可实现逻辑函数功能。FPGA具有可编程和快速成品的特性。FPGA不仅适用于电信市场等对速度、性能要求很高的传统领域，也应用到包括高端消费类电子、HDTV、PDA、医疗的更广泛的领域中。 

在FPGA的设计过程中需要进行综合、布局、布线。综合是完成从RTL代码到门级电路的转换。门级电路最终由查找表来实现。往往，在综合实现时反相器的出现频度和数量均很高。如果反相器不能被吸收到其它门级电路的查找表中，则必须单独实现为一个查找表。由此消耗了过多的资源，影响电路性能。 

发明内容

本发明提供能够解决上述问题的方案。 

本发明实施例提供一种可编程器件的优化方法。该方法包括：在映射后网表中查找反相器以及与之相邻的逻辑电路；将反相器吸收到该逻辑电路中。 

本发明实施例能够有效提高FPGA的面积利用率。 

附图说明

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。附 图中， 

图1示意了本发明第一实施例的优化方法； 

图2是根据本发明第二实施例的加法链的示意图； 

图3是根据本发明第三实施例的示意图； 

图4是根据本发明第四实施例的示意图； 

图5是根据本发明第五实施例的示意图； 

图6是根据本发明第六实施例的示意图。 

具体实施方式

根据本发明实施例，可以在映射后的网表中查找反相器以及与之相邻的的逻辑电路，并且将反相器吸收到所述逻辑电路中。由此，提高了面积利用率。 

图1示意了本发明第一实施例的优化方法。如图1的左半部所示，一个信号A输入两个相继的反相器102和104，然后分为两个输出信号B和C。根据本发明的实施例，可以将该电路结构优化为如右半部分所示的电路结构：输入信号A分为两个输出信号B和C。 

图2是根据本发明第二实施例的加法链的示意图。图2的左半部示意了一个电路结构，其输入信号为A，分别输入到两个并行的反相器202和204的输入端，反相器202的输出分为两个信号B和C。反相器204的输出分为两个信号D和E。 

根据本发明实施例，可以将上述电路结构优化为如右半部所示的电路结构：信号A输入到反相器212，然后该反相器输出同样的信号B、C、D、E。 

图3是根据本发明第三实施例的示意图。如图3的左半部所示，电路结构包括一个LUT314，该LUT314的输出端和反相器312的输入端相连。该反相器312的输出端同时提供信号B和C。 

根据本发明实施例，可以将LUT314改造，将反相器312吸收到LUT314中，由此形成一个全新的LUT324，该LUT324的掩模和LUT314相比有所改 变。该LUT324直接提供输出信号B和C。如图的右半部所示。 

图4是根据本发明第四实施例的示意图。如图4的左半部所示，电路结构包括一个LUT414，该LUT414之前连接有一个反相器412。反相器412的输入信号为A，经反相器412反相后输入LUT414的F0输入端。LUT414的输出端DX同时提供信号B和C。 

根据本实施例，将LUT414改造，将反相器412吸收到LUT414中，由此形成一个全新的LUT424。该LUT424的掩模和LUT414相比有所改变。输入信号直接经输入端F0输入该LUT，并且该LUT经DX输出端直接提供输出信号B和C。如图的右半部所示。 

图5是根据本发明第五实施例的示意图。如图5的左上部所示，电路结构包括两个LUT，LUT514和LUT516。LUT514和516之前连接有同一个反相器512。反相器512的输入信号为A，经反相器512反相后分别输入LUT514的F0输入端和LUT516的F1输出端。LUT514经其输出端DX同时提供信号B和C。LUT516经其输出端DX提供信号D。 

根据本实施例，将LUT514和516改造，将反相器512吸收到其中。改造分两步完成。