[发明专利]电压调节器

说明书

技术领域

本发明涉及电压调节器的过电流保护电路。

背景技术

对现有的电压调节器进行说明。图5是示出现有的电压调节器的电路图。

现有的电压调节器由基准电压电路101、差动放大电路102、PMOS晶体管104、过电流保护电路550、电阻105、106、接地端子100、输出端子121以及电源端子150构成。过电流保护电路550由NMOS晶体管505、506、510、PMOS晶体管501、502、503、504、恒流电路507以及电阻508、509构成。在PMOS晶体管503的源极附加的电压511表示PMOS晶体管503和504的差动对的失调电压(offset voltage)。

差动放大电路102，其反相输入端子与基准电压电路101的一个端子连接，同相输入端子与电阻105和106的连接点连接，输出端子与PMOS晶体管104的栅极、PMOS晶体管502的栅极以及PMOS晶体管501的漏极连接。基准电压电路101的另一个端子与接地端子100连接。PMOS晶体管104，其源极与电源端子150连接，漏极与输出端子121连接。PMOS晶体管501，其栅极与NMOS晶体管510的漏极和电阻509的连接点连接，源极与电源端子150连接。电阻509的另一个端子与电源端子150连接。PMOS晶体管502，其漏极与PMOS晶体管504的栅极和电阻508的连接点连接，源极与电源端子150连接。电阻508的另一个端子与接地端子100连接。PMOS晶体管503，其栅极与电阻105和106的连接点连接，漏极与NMOS晶体管505的漏极连接，源极与恒流电路507连接。PMOS晶体管504，其漏极与NMOS晶体管506的漏极和栅极以及NMOS晶体管505的栅极连接，源极与恒流电路507连接。NMOS晶体管505的源极与接地端子100连接，NMOS晶体管506的源极与接地端子100连接。NMOS晶体管510，其栅极与PMOS晶体管503的漏极连接，源极与接地端子100连接(例如，参照专利文献1)。

如上所述的过电流保护电路550具有如以下那样进行动作来保护电路免受过电流的功能。

在输出端子121的输出电流增加的情况下，与输出电流成比例的检测电流流至PMOS晶体管502。该检测电流流至电阻508，由此，PMOS晶体管504的栅极电压上升。在此，如果过电流流至输出端子121，与该过电流成比例的检测电流导致PMOS晶体管504的栅极电压超过将PMOS晶体管503的栅极电压和失调电压511相加而得到的电压，则晶体管510导通。所以，PMOS晶体管501的栅极-源极间电压下降，漏极电流流动，由此，使PMOS晶体管104的栅极-源极间电压上升。这样通过反馈起作用，能抑制输出电流的增加。

专利文献1：日本特开2006-309569号公报

发明内容

然而，在现有的技术中，存在这样的课题：由于在输出电流变大时，流至电阻508的电流增加，因而消耗电流增加。

本发明是鉴于上述课题而完成的，提供这样的电压调节器：即使输出电流变大，消耗电流也不增加。

本发明的电压调节器，具备：误差放大电路，放大并输出将输出晶体管所输出的电压分压而得到的分压电压与基准电压的差，控制所述输出晶体管的栅极；以及过电流保护电路，监视所述输出晶体管的输出电流，保护电路免受过电流，所述电压调节器的特征在于，所述过电流保护电路，具备：读出电阻，设在所述输出晶体管的漏极，读出所述输出电流；失调比较器(offset comparator)，在输入端子具备失调电压，比较所述读出电阻的两端的电压；以及第一晶体管，其栅极与所述失调比较器的输出端子连接，漏极与所述输出晶体管的栅极连接。

具备本发明的过电流保护电路的电压调节器利用与输出晶体管的漏极连接的电阻的电压来检测电流，由此，能够不使消耗电流增加地给予过电流保护。

附图说明

图1是示出第一实施方式的电压调节器的电路图。

图2是示出第二实施方式的电压调节器的电路图。

图3是示出第三实施方式的电压调节器的电路图。

图4是示出第四实施方式的电压调节器的电路图。

图5是示出现有的电压调节器的电路图。

附图标记说明

100接地端子；101基准电压电路；102差动放大电路；110失调比较器；121输出端子；150电源端子；221封装件电源端子；222封装件接地端子；223封装件输出端子；550过电流保护电路。

具体实施方式