[发明专利]用以减少多级高速缓冲存储器层级中的掷出的设备和方法

说明书

分案申请的相关信息

本申请是分案申请。其母案是国际申请号为PCT/US2008/052507、申请日为2008年1月30日、PCT申请进入中国国家阶段后申请号为200880003375.6、申请日为2009年7月29日、发明名称为“用以减少多级高速缓冲存储器层级中的掷出的设备和方法”的发明专利申请案。

技术领域

本发明大体上涉及高速缓冲存储器领域，且更具体地说，涉及具有指令高速缓冲存储器、数据高速缓冲存储器和牺牲高速缓冲存储器的存储器系统。

背景技术

例如手机、膝上型计算机、个人数据助理(PDA)等许多便携式产品均利用执行程序(例如通信和多媒体程序)的处理器。用于这些产品的处理系统包含用于存储指令和数据的处理器与存储器复合体。大容量主存储器通常具有与处理器循环时间相比较低的存取时间。因此，按照惯例，基于高速缓冲存储器的容量和性能而以层级来组织存储器复合体，其中最高性能和最低容量高速缓冲存储器离处理器最近。举例来说，1级指令高速缓冲存储器和1级数据高速缓冲存储器通常将直接附接到处理器。而2级统一高速缓冲存储器连接到1级(L1)指令高速缓冲存储器和数据高速缓冲存储器。另外，系统存储器连接到2级(L2)统一高速缓冲存储器。1级指令高速缓冲存储器通常以处理器速度操作，且2级统一高速缓冲存储器以低于1级高速缓冲存储器的速度之速度操作，但具有比系统存储器的存取时间快的存取时间。有很多替代性存储器组织，例如除L1和L2高速缓冲存储器以外还具有3级高速缓冲存储器的存储器层级。另一存储器组织可仅使用1级高速缓冲存储器和系统存储器。

存储器组织可由作为内含式高速缓冲存储器、严格内含式高速缓冲存储器、独占式高速缓冲存储器或这些高速缓冲存储器类型的组合而操作的高速缓冲存储器层级组成。依据本文的定义，彼此独占的任何两级高速缓冲存储器不可含有相同的高速缓冲存储器线。彼此内含的任何两级高速缓冲存储器可含有相同的高速缓冲存储器线。彼此严格内含的任何两级高速缓冲存储器意味着较大高速缓冲存储器(通常是较高级高速缓冲存储器)必须含有较小高速缓冲存储器(通常是较低级高速缓冲存储器)中的所有线。在三个或三个以上多级高速缓冲存储器组织中，任何两个或两个以上高速缓冲存储器级可作为一种类型的高速缓冲存储器(例如，独占式)而操作，且其余高速缓冲存储器级可作为替代类型的高速缓冲存储器中的一者(例如，内含式)而操作。

指令高速缓冲存储器通常经构造以支持位于指令高速缓冲存储器中的单个地址处的多个指令。数据高速缓冲存储器通常经构造以支持位于数据高速缓冲存储器的单个地址处的多个数据单元，其中数据单元可以是可变数目个字节，其视处理器而定。此多个指令或数据单元通常被称为高速缓冲存储器线或简称为线。举例来说，处理器从L1高速缓冲存储器获取指令或数据单元，且如果所述指令或数据单元存在于所述高速缓冲存储器中，那么“命中”发生，且将所述指令或数据单元提供给处理器。如果所述指令或数据单元不存在于L1高速缓冲存储器中，那么“未命中”发生。未命中可能发生在高速缓冲存储器线中任何地方的指令或数据单元存取上。当未命中发生时，用含有未命中指令的新线来替换所述高速缓冲存储器中的线。使用替换策略来确定哪一高速缓冲存储器线要替换。举例来说，选择或牺牲已最少使用的高速缓冲存储器线表示最近最少使用(LRU)策略。被选定以进行替换的高速缓冲存储器线是牺牲高速缓冲存储器线。

高速缓冲存储器线还可具有与之相关联的许多状态位，例如有效位和无效位(dirty bit)。有效位指示驻存在高速缓冲存储器线中的指令或数据。无效位指示是否已发生对高速缓冲存储器线的修改。在回写高速缓冲存储器中，无效位指示当高速缓冲存储器线将被替换时，需要将所述修改回写到存储器系统层级中的下一个较高存储器级。