[发明专利]非挥发CMOS兼容逻辑电路与相关操作方法

权利要求书

1.一种逻辑电路，包括：

第一铁磁组件，具有第一铁磁层；

第二铁磁组件，具有第二铁磁层；以及

第一晶体管耦合至所述第一铁磁组件，其中所述第一晶体管用于使得第一电流流经所述第一铁磁组件，所述第一电流影响所述第一铁磁层的磁化作用方向，所述第一铁磁层的所述磁化作用方向影响所述第二铁磁层的磁化作用方向。

2.如权利要求1所述的逻辑电路，更包括第二晶体管耦合至所述第二铁磁组件，其中所述第二晶体管用于使得第二电流流经所述第二铁磁组件。

3.如权利要求2所述的逻辑电路，其中所述第二电流的强度受到所述第二铁磁层的所述磁化作用方向影响。

4.如权利要求1所述的逻辑电路，其中：

所述第一铁磁组件包括：

第一固定层，具有第一固定磁化作用方向；以及

第一绝缘层，位在所述第一固定层与所述第一铁磁层之间；以及

所述第二铁磁组件包括：

第二固定层，具有第二固定磁化作用方向；以及

第二绝缘层，位在所述第二固定层与所述第二铁磁层之间。

5.如权利要求4所述的逻辑电路，其中：

所述第一固定磁化作用方向对准所述第一铁磁组件的纵轴；

所述第二固定磁化作用方向对准所述第二铁磁组件的纵轴；以及

所述第一铁磁组件的所述纵轴与所述第二铁磁组件的所述纵轴实质平行。

6.如权利要求5所述的逻辑电路，其中当所述第一电流的方向造成所述第一电流从所述第一铁磁层流至所述第一固定层：

所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反；以及

所述第二铁磁层的所述磁化作用方向等于所述第二固定磁化作用方向，响应所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反。

7.如权利要求5所述的逻辑电路，其中当所述第一电流的方向造成所述第一电流从所述第一固定层流至所述第一铁磁层：

所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向；以及

所述第二铁磁层的所述磁化作用方向与所述第二固定磁化作用方向相反，响应所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向。

8.如权利要求4所述的逻辑电路，其中：

所述第一铁磁层的所述磁化作用方向与所述第一固定磁化作用方向相反，响应所述第一电流从所述第一铁磁层流至所述第一固定层；以及

所述第一铁磁层的所述磁化作用方向等于所述第一固定磁化作用方向，响应所述第一电流从所述第一固定层流至所述第一铁磁层。

9.如权利要求8所述的逻辑电路，更包括第二晶体管，耦合至所述第二铁磁组件，所述第二晶体管使得第二电流流经所述第二铁磁组件，其中所述第二电流的强度受到所述第二铁磁层的所述磁化作用方向影响。

10.如权利要求1所述的逻辑电路，更包括：

第三铁磁组件，具有第三铁磁层；以及

第二晶体管，耦合至所述第三铁磁组件，其中：

所述第二晶体管使得第二电流流经所述第三铁磁组件，所述第二电流影响所述第三铁磁层的磁化作用方向；以及

所述第二铁磁层的所述磁化作用方向受到所述第一铁磁层与所述第三铁磁层的所述磁化作用方向影响。

11.如权利要求10所述的逻辑电路，更包括：

第四铁磁组件，具有第四铁磁层；以及

第三晶体管，耦合至所述第四铁磁组件，其中：

所述第一电流指示第一数字输入值；

所述第二电流指示第二数字输入值；

所述第三晶体管使得第三电流流经所述第四铁磁组件，所述第三电流指示第三数字输入值并且影响所述第四铁磁层的磁化作用方向；以及

所述第二铁磁层的所述磁化作用方向指示多数所述第一数字输入值、所述第二数字输入值以及所述第三数字输入值。

12.如权利要求1所述的逻辑电路，更包括感应配置，用于基于所述第二铁磁层的所述磁化作用方向，辨识数字输出值。