[发明专利]网络特征提取装置及方法

说明书

(一)技术领域

本发明涉及互联网管理与测量技术领域，具体为一种网络特征提取装置及方法。

(二)背景技术

随着网络的发展，越来越多的用户接入互联网，使互联网空前的繁荣、壮大，互联网成了绝大多数用户获取信息资源的重要场所。互联网接入的计算机网络规模不断扩大、复杂性不断增加以及异构性越来越普遍，使得网络管理越来越困难。另外，如何更有效地保护重要的信息数据、提高计算机网络系统的安全性也成为了一个关系国家安全和社会稳定的重要问题。以太网是目前计算机接入互联网的主要连接方式，通过对以太网帧提取网络管理、网络安全和计费所需要的有用信息，有利于提高互联网性能监控能力。所以，网络特征提取装置是互联网进行进一步网络管理和安全分析的基础。

目前为进行互联网的管理，绝大部分都是采用软件的方式来提取以太网中传送的数据包的网络特征的。此种软件方式是通过网卡驱动程序、操作系统、应用层等一系列层次捕获TCP/IP数据包，结果造成捕获数据包的延迟，无法做到线速处理TCP/IP数据包，因此软件方式捕获TCP/IP数据包网络特征时，会有70％至90％的TCP/IP数据包无法捕获，即使占用100％的CPU也无法保证网络特征提取的速度与当前的网络速度匹配。无法实时提取以太网中传输的各TCP/IP数据包网络特征，就不能及时进行网络流量统计、网络协议分析等。另外，为了软件的运行，至少需要一台通用的计算机或者工控机，成本也比较高。

(三)发明内容

本发明的目的在于提供一种网络特征提取装置，以现场可编程门阵列为核心，以硬件实现以太网网络特征提取，减少捕获TCP/IP数据包的延迟。

本发明的另一目的在于提供一种网络特征提取方法，采用网络特征提取装置，通过循环监听、接收TCP/IP数据包、提取网络特征、累积组包发送，实现线速提取以太网的网络特征。

本发明的网络特征提取装置，包括电源电路、时钟电路，还有现场可编程门阵列、下载电路及物理芯片电路。

所述电源电路将直流电压降压、接入现场可编程门阵列和本装置其它电路，为本装置各电路提供工作电压。

所述时钟电路为本装置提供标准时钟信号。

所述现场可编程门阵列包括FPGA芯片及外围的滤波电容、匹配电阻。FPGA芯片包括时钟分配模块、网络特征提取模块和以太网MAC模块。FPGA芯片即现场可编程门阵列芯片(FPGA为英文Field Programmable Gate Array 的缩写)。MAC即媒体访问控制(MAC为英文Media Access Control的缩写)。

时钟分配模块与所述时钟电路连接，根据时钟电路的时钟信号，时钟分配模块产生25M的时钟信号提供给物理芯片电路。时钟分配模块接入网络特征提取模块，以太网MAC模块连接网络特征提取模块和物理芯片电路。时钟分配模块给以太网MAC模块、网络特征提取模块、物理芯片电路提供时钟信号。

所述时钟电路为有源晶振。

FPGA芯片中的以太网MAC模块含有MAC主模块及与之连接的接收模块、发送模块、接收缓冲区和发送缓冲区，接收模块连接接收缓冲区，发送模块连接发送缓冲区。MAC主模块通过接收模块和发送模块与物理芯片电路连接，所述接收模块的各引脚为接收时钟信号引脚、接收数据有效信号引脚、接收数据引脚和接收错误信号引脚，所述发送模块的各引脚为发送时钟信号引脚、发送有效信号引脚、发送数据引脚和发送错误信号引脚。

所述物理芯片电路包括以太网物理芯片，集成连接器以及外围器件。其中以太网物理芯片支持标准的CSMA/CD(载波监听和冲突检测)10M、100M以太网，还支持IEEE802.3u定义的全双工的100M的快速以太网；以太网物理芯片包括跳线和上拉电阻，跳线用于选择以太网物理芯片接口的工作模式及发送数据时，信号的转换率(Slew rate)的快慢。以太网物理芯片通过MII接口，即介质无关接口(英文为Medium Independent Interface)与FPGA芯片连接。集成连接器集成了网络变压器、显示灯，支持ADSL Modem，集线器，路由器，交换机等应用。以太网物理芯片经集成连接器与以太网连接。外围器件包括信号匹配电阻、配置电阻，数字电源(+3.3V)和模拟电源(+3.3VA)的滤波电容以及隔离数字电源和模拟电源的磁珠。

本装置的现场可编程门阵列连接2～8个物理芯片电路，即本装置有2～8个网络接口。各物理芯片电路的集成连接器连接局域网的主干线或主干交换机、或者局域网的出口线或出口路由器，并且连接网络管理设备。