[发明专利]一种流水线型FPGA回读帧ECC电路

权利要求书

1.一种流水线型FPGA回读帧ECC电路，其特征在于设回读总线位宽为M位，每一帧包含N个有效数据，则FPGA回读帧ECC电路为N级流水线，每级流水线的输入数据为M位；生成k个校验位，k的值由公式（1）决定：

                                                       （1）

每一级共用相同的时钟、复位、数据端口；每一级的输出作为下一级的输入，第N级的输出作为整个ECC电路的输出；

所述N级流水线中，每一级流水线包含k个触发器以及相应的组合逻辑，组合逻辑由异或计算单元组成，用于对上一级的校验位输出以及输入的M位数据进行异或运算，每一个校验位所对应的组合逻辑都不相同，但是相同位置的校验位是随着流水线传递；

除此以外每一级流水线还包括使能控制端、时钟、复位信号，每一级流水线的使能端都不相同，通过一个全局移位寄存器来使能特定的流水线级。

2.根据权利要求1所述的流水线型FPGA回读帧ECC电路，其特征在于电路的输入端口的工作时序为：时钟上升沿采样到第一个使能En有效之后启动第一级流水线开始计算，第一级流水线对当前的输入数据进行异或运算，计算之后的结果传递给第二级流水线；在时钟上升沿采样到第二个使能En有效之后启动第二级流水线，第二级流水线把第一级计算的结果连同当前所输入的有效数据一同进行异或计算，产生新的临时校验位传递给第三级；以此往后传递直到最后一级计算完成，使能Ecc_valid信号有效，则整个汉明码的计算过程就结束。