[发明专利]基于不同蚀刻速率区分P沟道或N沟道器件的方法

权利要求书

1.一种用于检查互补金属氧化物半导体（CMOS）集成电路（IC）的方法，该方法包括：

移除接触蚀刻停止层（CESL）上的CMOS IC的至少一些材料；

蚀刻CMOS IC达一时长以移除至少一些CESL；

检查CMOS IC以区分CESL的区域；以及

基于所区分的CESL的区域，确定CMOS IC的第一区域以及CMOS IC的第二区域，所述第一区域包括p沟道金属氧化物半导体器件（p-FET），所述第二区域包括n沟道金属氧化物半导体器件（n-FET）。

2.根据权利要求1的方法，进一步包括：

创建使用与用于CMOS IC的相同过程来制造的器件的横截面；以及

检查该横截面以确定横截面器件的p-FET与n-FET的不同CESL特性。

3.根据权利要求2的方法，进一步包括：

测量CESL的厚度；以及

基于CESL的厚度确定蚀刻COMS IC的所述时长。

4.根据权利要求1的方法，其中至少一些材料的所述移除包括从由湿蚀刻、干蚀刻、化学机械抛光（CMP）、化学抛光和机械抛光构成的组中选择的至少一种过程。

5.根据权利要求1的方法，其中所述时长是预定的时间段。

6.根据权利要求5的方法，其中所述预定的时间段在30和60秒之间。

7.根据权利要求1的方法，进一步包括：

判定不足以区分覆盖n-FET的CESL区域与覆盖p-FET的CESL区域的CESL被蚀刻掉；以及

使用另一时间段来重新蚀刻CMOS IC以移除至少另外一些CESL。

8.根据权利要求7的方法，其中另一时间段小于或等于所述时长。

9.根据权利要求1的方法，其中所述蚀刻使用湿蚀刻过程。

10.根据权利要求9的方法，其中所述湿蚀刻过程使用水，氢氟酸和乙酸的混合物。

11.根据权利要求1的方法，其中CMOS IC的检查利用扫描电子显微镜。

12.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现与具有第一特性的CESL关联的第一器件占用面积；

发现与具有第二特性的CESL关联第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

13.根据权利要去12的方法，其中第一特性是保留的第一CESL数量以及第二特性是保留的第二CESL数量，其中第二CESL数量小于第一CESL数量。

14.根据权利要求13的方法，其中第二CESL数量是没有CESL。

15.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现有至少一些CESL保留的第一器件占用面积；

发现没有有CESL保留的第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

16.根据权利要求1的方法，其中确定第一区域和第二区域包括：

发现几乎没有CESL保留的第一器件占用面积；

发现具有比第一器件占用面积更多的CESL保留的第二器件占用面积；以及

确定第一器件占用面积是第一区域以及确定第二器件占用面积是第二区域。

17.根据权利要求1的方法，其中CMOS IC包括n-FET和p-FET，两者都建立在非传导材料层的顶部上。

18.根据权利要求17的方法，其中非传导材料层在硅衬底的顶部上。