[发明专利]用于执行扩频时钟控制的装置和方法

说明书

技术领域

本文描述涉及处理信号的一个或多个实施例。

背景技术

时钟电路被用于在电子系统中同步或者控制各种功能的性能。这些系统包括但不限于通过各种信道执行无线通信的移动设备。在典型的无线设备中，显示时钟、外围部件时钟、存储器时钟和中央处理单元（CPU）时钟能够产生降低平台无线连接的效率的干扰。

主要的干扰源来自这些时钟的谐波。这些谐波可以覆盖一个或多个无线（无线电）信道的频率范围。该覆盖可以显著地减少信道的数据速率和/或操作范围，因而降低通信质量或者限制设备容量。

许多这样的时钟使用称作扩频时钟（SSC）的技术，是为了减少时钟谐波的能量级别并遵从对电磁发射的管理限制。然而，这个技术通过将谐波能量扩展到无线电信道，通常增加了对在相同系统中的无线接收器的干扰。

附图说明

图1显示了用于产生扩频时钟信号的装置。

图2显示了用于在不同的操作模式中产生扩频时钟信号的控制信息。

图3显示了在一个操作模式示例中的状态的进展。

图4显示了用于在图3的模式中的状态的时钟信号频率。

图5显示了用于控制扩频时钟的方法的一个实施例。

图6显示了用于控制扩频时钟的方法的另一个实施例。

图7显示了可能在时钟信号的各种谐波中存在的噪声的示例。

图8显示了用于扩频时钟的锁定模式图的示例。

图9显示了为由图8的锁定模式图产生的信道在时钟频谱中形成陷波（notch）。

具体实施方式

图1显示了在电子系统中用于控制扩频时钟（SSC）信号的产生的装置的一个实施例。所述电子系统例如可以包括若干移动终端中的任一个，例如智能电话、无线电话、个人数字助理、平板电脑终端、pod类型终端、导航系统、膝上或笔记本计算机以及其它。系统也可以是固定的或者便携式的，例如但不限于台式计算机或者其他类型的嵌入式处理装置。

可以产生频谱扩展时钟信号以允许时钟保持可用，而在同时将在无线电信道中的干扰减少至少预先确定量。通过控制包含于装置中的锁相环（PLL）的一个或多个参数，产生SSC时钟信号。

按照图1的实施例，装置包括锁相环（PLL）电路，其具有鉴相器1、电荷泵2、环路滤波器3、振荡器4、以及两个除法器电路。第一除法器电路5用预先确定值n除来自VCO的扩展时钟信号输出。被除的时钟信号沿着反馈路径被发送到鉴相器的两个输入中的一个。第二除法器电路6用预先确定值m除参考时钟信号，m可以是与n相同或不同的值。被除的参考时钟信号被输入到鉴相器的另一输入。

鉴相器比较被除的时钟信号和被除的参考信号的相位和/或频率，并且产生差信号用于输入到电荷泵。差信号可以是上行信号（up signal）或者下行信号（down signal），或者是指示在被除的时钟和参考信号之间的差异的另一种类型的信号。

基于来自鉴相器的差信号，电荷泵可以向低通滤波器供应（source）电流或者从其吸收电流。例如，如果被除的时钟信号小于被除的参考信号，那么电荷泵可以将电流供应到低通滤波器。相反地，如果被除的时钟信号大于被除的参考信号，那么电荷泵可以从低通滤波器吸收电流。

环路滤波器可以是，例如，由与电阻器并联耦合的电容器制成的低通滤波器。当低通滤波器接收到来自电荷泵的供应电流时，对电容器的电压充电。当从低通滤波器的电容器供应电流时，电容器电压降低。电容器的充电或放电产生用于控制VCO的控制信号。同样，低通滤波器的电容器和电阻器形成可以从VCO控制信号中移除杂散成分的低通滤波器。在其他实施例中，可以使用带通、高通或者其他类型的滤波器。

振荡器例如可以是电压控制震荡器，其基于从低通滤波器输出的控制信号输出时钟信号。根据鉴相器的输出是上行信号还是下行信号，VCO增加或者降低时钟信号的频率。继续由鉴相器执行的比较，直到两个输入信号在频率上相等，因此产生设定到期望的信道/频率的稳定时钟信号输出。在其它实施例中，可以使用与VCO不同的振荡器。

从VCO输出的时钟信号可以对应于或者作为：用于产生同步或者控制主机系统的功能的扩频时钟信号的依据。根据一个实施例，时钟信号频率可以被表达为：Fout=（n/m）·Fref。