[发明专利]德耳塔西格玛D/A转换器

权利要求书

1.一种德耳塔西格玛D/A转换器，通过所述德耳塔西格玛D/A转换器，能够把数字值的输入信号转换为双态时钟信号（CLK）时间离散的输出信号，其中，通过在多个时钟信号周期（CLK）上形成所述输出信号的平均值，可以显示所述输入信号的模拟值，

其特征在于，所述德耳塔西格玛D/A转换器被实施为使得：在使用中，它通过信号图案的集合的信号图案（“0”SM、“1”SM；“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）的串行布置来提供所述输出信号，其中，所述集合的所述信号图案在每种情况下是双态时钟信号（CLK）时间离散的，并且在多个时钟周期的信号图案周期总计上延伸，其中，所述集合的至少两个信号图案具有在相应的信号图案周期总计上形成的、相互不同的信号图案平均值，并且其中，所述集合的所有信号图案在每种情况下具有大致相同数目、特别是精确相同数目的沿（2,3）。

2.根据权利要求1所述的德耳塔西格玛D/A转换器，其特征在于，所述集合的所有信号图案（“0”SM、“1”SM；“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）在每种情况下具有相同数目的上升沿（2），并且在每种情况下具有这个相同数目的下降沿（3）。

3.根据权利要求1或2所述的德耳塔西格玛D/A转换器，其特征在于，所述集合的所有的信号图案（“0”SM、“1”SM；“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）在每种情况下具有相同的信号图案周期总计。

4.根据在前的权利要求之一所述的德耳塔西格玛D/A转换器，其特征在于，所述集合的所有的信号图案（“0”SM、“1”SM；“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）在每种情况下具有精确的一个上升沿（2）和精确的一个下降沿（3）。

5.根据在前的权利要求之一所述的德耳塔西格玛D/A转换器，其特征在于，所述集合的所有的信号图案（“0”SM、“1”SM；“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）在每种情况下具有不同的信号图案平均值。

6.根据在前的权利要求之一所述的德耳塔西格玛D/A转换器，其特征在于，所述集合的所有的信号图案（“1/4”SM、“2/4”SM、“3/4”SM；“1/16”SM、“2/16”SM、...“15/16”SM）具有m个周期的信号图案周期总计，所述集合中有在每种情况下具有不同的信号图案平均值的m-1个不同的信号图案，具有最低信号图案平均值的信号图案（“1/4”SM；“1/16”SM）对于精确的一个时钟信号周期采用两个双态值的高值，并且对于其余的m-1个时钟周期采用低双态值，并且，所述集合的每一个信号图案，相对于具有紧接着的下一较低信号图案平均值的信号图案，对于精确的更长一个时钟信号，采用高双态值。

7.根据在前的权利要求之一所述的德耳塔西格玛D/A转换器，其特征在于，所述德耳塔西格玛D/A转换器具有数字德耳塔西格玛调制器（22;50），通过所述数字德耳塔西格玛调制器，能够调制所述数字值的输入信号的至少一部分。

8.根据权利要求7所述的德耳塔西格玛D/A转换器，其特征在于，所述德耳塔西格玛D/A转换器被实施为使得：从所述数字值的输入信号，预定数目的最高值比特位置的位能够被转变，并且能够把其余的比特位置提供给所述数字德耳塔西格玛调制器（50），以产生双态调制器时钟信号（1/16CLK）时间离散的调制器输出信号。