[发明专利]能够模拟和数字求和的刷卡机线性图像传感器及对应方法

说明书

技术领域

本发明涉及利用信号积分的扫描线性图象传感器（或TDI传感器，来自表达“时间延迟积分线性传感器”），其中通过由多条感光行所拍摄的连续图像的相加来重构来自所观察的场景的一行点的图像，当场景垂直于行移动穿过传感器时，所述多条感光行相继观察场景的同一行。

背景技术

例如，这些传感器用于基于卫星的地球观察系统。它们包括多条平行的感光像素行；相对于场景和传感器的相对运动来同步不同行的控制电路的排序（用于控制曝光时间和用于读取光生电荷的时间），以便传感器的所有行看见所观察的场景的单个行。然后，对所观察的行的每一点，以点对点的方式将所产生的信号相加。

以传感器的行的数量N的平方根的比提高理论信噪比。这个数量可以取决于应用（工业控制、地面观察、全景牙科放射照相或乳房放射照相）而在数行至约一百行之间变化。

在电荷转移传感器（CCD传感器）中，通过与场景和传感器的相对运动同步，将在前一像素行中产生并累加的电荷转储至一行像素中，以没有读取噪声的自然方式将信号逐点地相加。随后，可以将具有累加的N倍的由所观察的场景行所产生的电荷的最后一行像素转移至输出寄存器，并且在读取步骤期间，将其转换为电流或电压。

已经在利用由至少两层多晶硅制成的相邻传输门的常规技术中使用了这种类型的电荷转移传感器，第二层部分地覆盖第一层，还在利用当今制造CMOS逻辑集成电路的方法更加兼容的单个多晶硅栅极层的技术中使用了该电荷转移传感器。

显然，如果每一像素必须能够存储从N个像素接收到的电荷的相加所产生的电荷，则其必须具有比如果它仅必须存储其自身的电荷高得多的存储容量。否则将会存在像素饱和的风险。为了避免这种情况，必须增大像素的尺寸，由此对传感器的分辨率产生不利的影响。

发明内容

为了在没有过高噪声的情况下进行电荷积分，同时允许在没有从其它像素接收累加电荷的像素的过高饱和的风险的情况下的电荷相加，本发明提出了一种用于操作能够求和的扫描图像传感器的方法，所述扫描图像传感器允许由多行感光像素的行相继对同一图像行的同步读取以及对由不同行读取且对应于所述同一像素行的信号的逐像素求和。在此方法中，提出了将像素的行划分成多个组；通过（在列中）从像素至像素地逐步累加对应于同一图像点的电荷的电荷转移，在行的每一组中以模拟的方式执行所述求和；读取电路读取每一组的最后一行像素的电荷，其中所述读取电路与所述最后一行关联；所述读取电路对每一像素执行电荷-电压转换；由列导线（列导线的数量等于每一行的像素的数量）向相应的数字化电路发送所述转换所产生的模拟信号，所述数字化电路针对每一列建立对应于每一模拟信号（即，行的每一组）的数字值，并且在每一列中将对应于行的各个组的多个数字值加在一起，所述行的各个组在所述扫描期间已经看见所述同一图像行。

因此，由电荷转移和像素组中的累加的低噪声的模拟求和与模拟求和的结果的数字求和结合，所有这些求和与在扫描期间所观察的同一像素行有关。

更精确地，本发明提出了一种能够求和的扫描图像传感器，其允许由多行感光像素相继对同一图像行的同步读取以及对由不同行读取的信号的逐像素求和，其特征在于，所述传感器包括：

-M组的阵列，每组具有N行像素，每行具有P个像素，所述阵列产生与照度成比例的电荷，这些像素布置在第j列中的P个电荷转移寄存器中，其中j在1至P之间变化，允许将第m（m=1至M）组的第j列的N个像素中所收集的电荷逐步累加在所述组的第N行像素的第j个像素中，

-在像素阵列内，用于读取一组像素的第N行的P个像素中所收集的电荷的M行读取电路（READ_m，j），每行具有P个读取电路，第m行的读取电路以行布置，且所述行的每一第j（j＝1至P）个读取电路连接至相应的第j个列导线，所述列导线为不同行的所有的第j个读取电路所共用，以便在所述导线上提供模拟电信号，所述模拟电信号基于在像素行的任一组的第N行的第j个像素中所累加的电荷，

-在所述像素阵列外部，M行数字化电路，每行具有P个数字化电路，所述行的第j个数字化电路包括用于采样出现在第j个列导线上的模拟信号的采样器以及用于提供所述模拟信号的数字值的模数转换器，以及

-数字值的求和装置，所述求和装置能够将从所述转换器获得的且对应于多个模拟信号的采样的数字值加在一起，所述多个模拟信号全部对应于对所观察的图像行中的第j个同一图像点的观察。

这种结构将N个连续的行上的具有低噪声的模拟电荷求和与所述模拟求和的结果的数字求和结合，这种数字求和可以实现高速。