[实用新型]一种基于FPGA的考场无线通信干扰器

说明书

技术领域

本实用新型涉及无线通信技术领域，具体涉及一种基于FPGA的考场无线通信干扰器。所述的FPGA即现场可编程门阵列。

背景技术

无线通信技术的迅速发展和普及，为人们的生活、工作提供了极大的方便和高效快捷，但与此同时，考场利用无线通信技术进行作弊的问题层出不穷，屡见不鲜，严重破坏了正常的教育考试制度，也给社会秩序和法律尊严带来了严重的负面影响。因此，消除无线通信作弊渠道、维护考场秩序是广大教育工作者和科技工作者的重要任务和课题。

发明内容

本实用新型所要解决的技术问题是：解决上述现有技术存在的问题，而提供一种基于FPGA的考场无线通信干扰器，有效防止考场利用无线通信技术进行作弊，维护考场秩序和法律尊严。

本实用新型采用的技术方案是：这种基于FPGA的考场无线通信干扰器由无线信号接收模块、侦测识别模块、扩频发射模块和FPGA控制模块组成，无线信号接收模块扫描接收所在区域的所有无线通信信号，输出连接侦测识别模块，侦测识别模块对所有无线通信信号进行分析确认和调制识别，输出可疑无线信号连接至扩频发射模块，扩频发射模块对可疑无线信号进行扩频后发射干扰， FPGA控制模块为上述无线信号接收模块、侦测识别模块、扩频发射模块的连接控制中心。

上述技术方案中，所述的FPGA即现场可编程门阵列。

本实用新型的无线信号接收模块主要实现考场可疑通信的接受功能，由于通信频道多，因此要实现全频段的侦测扫描，对扫描的速度要求较高。考虑到实际应用，本实用新型对常用手机、蓝牙和无线网络频道实行全时段干扰，因此以上所用到的频段将不再扫描。各子功能模块包含MC-CDMA解调模块、平方根V-BLAST检测译码模块、并串转换模块、自适应解调模块、信宿模块;其中MC-CDMA解调模块可细分为傅立叶变换(FFT)模块、频域解扩模块和增益合并模块等。

所有功能模块都由FPGA设计来实现，根据接收系统要求利用FPGA实现各模块算法功能。在FPGA设计中，包括流水线、并行设计、展开技术、重定时和折叠技术等设计技术。实现速度与资源互换问题，介绍流水线、并行设计和折叠变化。而可以提高时钟速度或采样速度，或者可以在同样速度下降低功耗。并行处理，多个输出在一个时钟周期内并行地计算。这样，有效采样速度提高到并行级数相当的倍数。与流水线类似，并行处理也能够用来降低功耗。

本实用新型的侦测识别模块主要是分析扫描模块接收到的可疑信号，对信号进行分析确认，并决定是否对该频段实施干扰。信号再经过适当的调制方式识别。同时调制方式识别还需根据信道参数分析的结果如当前工作频段等。调制方式识别完成后，将识别结果输入至信号分析处理模块，在该模块中完成信号的模拟解调、数字解调和数据流分析等。调制方式识别完成后，将相应参数送至数据库进行匹配确认。

侦测的基础是数据采集，本实用新型所用的采集技术有：利用模拟信号经过下变频方法实现中频信号的高速数据采集。合理地选择ADC采样率和量化位数是确保数字系统性能的关键。按照低通采样定理，选取fs为信号最高频率的3-4倍，本设计选取fs为２GHz。根据系统对动态范围的指标要求，选取量化位数为８bit。

高速数据采集和数字信号处理之间存在速度不匹配问题。为克服该问题，本实用新型从以下两方面进行考虑。利用无线信号通常以脉冲形式出现，可以充分利用脉冲间隙时间来完成信号处理，同时对有效数据进行存储。第二，采用数字信道化结构，对数据进行抽取，减少数据量，且不丢失信号特征。同时利用FPGA解决ADC与通常的存储器之间同样存在速度差异，完成对ADC数据降速、脉冲信号检测和脉冲参数测量，并将脉冲信号存放到外部存储器。

本实用新型的扩频发射模块主要作用是压制性干扰可疑的无线通信，其原理及主要采用的方式包括单频/多频干扰，瞄准式干扰，阻塞式干扰，扫频式干扰，噪声间断式干扰，跟踪转发式干扰等。本实用新型利用FPGA的产生各干扰模式信号，通过放大电路生成所需干扰信号。

在无线电通信过程中，通信系统内的发射机是载有信息的电磁波辐射源；通信系统内的接收机则必须从复杂的电磁环境中检测有用信号，这种开放性的发射与接收通信信号的特点是实施无线电通信对抗的基础。在考场环境中，通信干扰的效果主要决定性因素有以下两方面：