[实用新型]一种基于软件无线电的通用调制解调实验装置

权利要求书

1.一种基于软件无线电的通用调制解调实验装置，其特征在于，所述装置包括用于通过至少6组64脚插槽插接各实验模块的一个通用底板，实验模块包括信号源模块、调制模块、解调模块、终端模块、控制器模块和键盘/液晶模块。其中：

信号源模块由CPLD芯片及其外围晶振电路、JTAG下载口组成，本模块产生码速率可设的基带码元，为调制模块提供基带信号；

调制模块由FPGA芯片、电源电路、晶振电路、JTAG&AS下载口、FLASHROM(EPCS4)芯片、D/A电路组成，本模块用于对基带信号进行不同方式的调制，调制方式包括ASK、FSK、PSK、DPSK、QPSK、DQPSK、OQPSK共7种；

解调模块由FPGA芯片、电源电路、晶振电路、JTAG&AS下载口、FLASHROM(EPCS4)芯片、低通滤波器、A/D电路组成，本模块可根据控制器模块设定的参数，实现ASK、FSK、PSK、DPSK、QPSK、DQPSK、OQPSK共7种方式的解调；

终端模块由CPLD芯片及其外围晶振电路、JTAG下载口组成，本模块接收解调模块的输出信号，进行帧同步提取及基带信号的恢复；

控制器模块由单片机(AT89C51)及其外围电源、时钟、复位、接口电路组成，本模块通过读取键盘键值，实现对系统的参数设置，并控制液晶显示当前状态及指示；

键盘/液晶模块由4×4的矩阵键盘和FYD12864-0402B型号液晶组成，本模块供用户输入命令，显示参数设定及系统状态界面；

2.根据权利要求1所述的装置，其特征在于，所述信号源模块采用CPLD芯片产生参数可控的伪随机序列信号，作为基带信号发送至调制模块；CPLD芯片通过软件加载，产生协议处理器、分频器和伪随机序列产生器电路；其中，

协议处理器接收控制器模块设定的码速率、周期等参数；

分频器为芯片内部各模块提供时钟；

伪随机序列产生器根据控制器设定的参数，产生伪随机码作为基带信号，和位同步信号一起送至调制模块。

3.根据权利要求1所述的装置，其特征在于，所述调制模块由FPGA芯片实现；采用JTAG&AS下载口进行仿真和调试；采用EPCS4作为AS方式的配置芯片；采用模数转换器THS5651将已调数字信号转换成模拟信号，发送至解调模块；根据控制器模块设定的参数，采用通用的正交调制模型实现多种调制方式；调制模块的FPGA芯片通过软件加载，产生协议处理器、DDS载波发生器、载波选择译码器、调制译码器、调制信号产生器电路，可选的调制方式有ASK、FSK、PSK、DPSK、QPSK、DQPSK、OQPSK共7种；其中，

协议处理器接收控制器设置的调制参数(调制方式和载波中心频率)；

载波发生器采用DDS技术，产生3种载波；

载波选择译码器根据调制方式和基带码序列，选择载波用于调制信号；

调制译码器完成调制方式选择；

调制方式选择器实现串并转换、码型变换和延时功能，同时对基带信号进行不同方式的调制，产生调制信号。

4.根据权利要求1所述的装置，其特征在于，所述解调模块采用FPGA(EP1C12Q240C8)芯片实现；采用JTAG&AS下载口进行仿真和调试；采用EPCS4作为AS方式的配置芯片；采用运算放大器TLE2082和TLE2081构成低通滤波器，调理输入信号便于A/D采集；采用模数转换器TLC5510将模拟输入转换为数字信号输出，送给FPGA解调；采用通用的正交解调方法，调制信号的幅度、相位以及瞬时频率都包含于正交后I/Q两路信号中，对于不同的调制信号，在信号处理部分进行相应的信号提取；解调模块的FPGA芯片通过软件加载后，产生协议处理器、通用滤波器、载波同步、位同步、解调方式选择器电路；其中，

协议处理器，用于完成控制器对通用滤波器、同步载波提取、位同步提取、以及解调方式选择器的参数配置；

通用滤波器，用于滤除高频成分或带外噪声，以低通滤波器系数为基础，采用统一形式实现低通、高通、带通、带阻四种类型滤波器；

载波同步，用于提取同步载波，利用COSTAS环法实现；

位同步，用于提取位同步，利用数字锁相环法实现；

解调方式选择器，用于完成不同方式的解调。