[实用新型]一种基于QPSK的高效同步解调装置

权利要求书

1.一种基于QPSK的高效同步解调装置，包括二重分集QPSK解调器(1)、LDPC译码器(3)和电源(10)，其特征在于：还包括同步保持与相位旋转电路(2)；所述的二重分集QPSK解调器(1)的输入端口1与外部输入信息流A端口相连，其输入端口2与外部输入信息流B端口相连，经过QPSK解调，得到同相信息码流I、正交信息码流Q，其中同相信息码流I通过输出端口3与同步保持与相位旋转电路(2)的输入端口1相连，正交信息码流Q通过输出端口4与同步保持与相位旋转电路(2)的输入端口2相连；同步保持与相位旋转电路(2)将经过二重分集QPSK解调的码流I、Q进行同相串并变换和正交串并变换，并进行相干检测、相位旋转和同步保持，将与信号相匹配的码字，通过输出端口4与LDPC译码器(3)输入端口1相连，将帧头标志信息通过输出端口5输出至LDPC译码器(3)的输入端口2，输出端口6与同步保持标志D端口连接；LDPC译码器(3)将软判决码字经过LDPC译码，使判决码误码率降低，其判决码一路通过输出端口4输出至判决码字C端口，另一路通过输出端口3与同步保持与相位旋转电路(2)的输入端口3相连，使同步保持与相位旋转电路(2)对应此码字的相关性更强，对同步起保持和修正的作用；电源(6)的输出+V电压端与各部件相应电源端并连，提供各个部件工作电源。

2.根据权利要求1所述的基于QPSK的高效同步解调装置，其特征在于：同步保持与相位旋转电路(2)包括同相串并变换器(20)、正交串并变换器(21)、第一至第二反号模块组(22-1至22-2)、第一至第二滑动相关捕获器组(23-1至23-2)、选择电路(24)、帧头检测器(25)、延迟线(26)、判决器(27)、自同步器(28)、抖动跟踪环(29)、本地码发生器(30)；所述的同相串并变换器(20)的输入端1脚与二重分集QPSK解调器(1)的输出端3相连，输入端2脚与二重分集QPSK解调器(1)的输出端4相连，进行同相串并变换，其输出端3脚分别与第一反号模块(22-1)的输入端1脚和第一滑动相关捕获器(23-1)的输入端2脚相连；正交串并变换器(21)的输入端1脚与二重分集QPSK解调器(1)的输出端3脚相连，输入端2脚与二重分集QPSK解调器(1)的输出端4脚相连，进行正交串并变换，其输出端3脚分别与第二反号模块(22-2)的输入端1脚和第二滑动相关捕获器(23-2)的输入端2脚相连；第一反号模块组(22-1)的输出端3脚分别与选择电路(24)的输入端1脚和第一滑动相关捕获器组(23-1)的输入端1脚相连，第二反号模块组(22-2)的输出端3脚分别与选择电路(24)的输入端2脚和第二滑动相关捕获器组(23-2)的输入端1脚相连；反号模块组将含有相位模糊的两路信号进行相位旋转180°，经过相位旋转的信号分为具有4个不同选择相位的4路信号；第一至第二滑动相关捕获器组(23-1至23-2)的输入端3脚分别与本地码发生器(30)的输出端1脚相连，将包含相位旋转信息的软判决码分别与本地产生的具有固定相位信息的伪随机码进行自相关运算，输出相关运算的结果，以及相关峰值的位置，第一滑动相关捕获器组(23-1)通过输出端4脚输出至帧头检测器(25)的输入端1脚，第二滑动相关捕获器组(23-2)通过输出端4脚输出至帧头检测器(25)的输入端2脚；帧头检测器(25)对相关峰值的幅度、相位进行检测判决，产生帧头标志信息与符号选择、相位选择的信息，将符号选择的信息通过输出端4脚分别接至第一至第二反号模块组(22-1至22-2)的输入端2脚，告知第一至第二反号模块组(22-1至22-2)是否需要对同相串并变换码或正交串并变换码进行反号处理，从而解除相位180°模糊；帧头检测器(25)将相位选择信息通过输出端5脚接至选择电路(24)的输入端3脚，选择电路(24)根据此输入选择输出的信息是1脚的输入还是2脚的输入，其输出端4脚与延迟线(26)的输入端1脚相连，延迟线根据运算的时间对信号进行延迟，将信号由输出端2脚送出至LDPC译码器(3)的输入端1脚，同时帧头检测器(25)对帧头进行搜索，一旦搜索到帧头，则将帧头信息通过输出端3脚输出至判决器(27)的输入端1脚，判决器(27)通过对LDPC解码前后的相关信息进行实时检测，如果两者同步一致，则同步保持，输出高电平，如果失步则输出低电平，同时对同步进行状态重置，同步保持信息通过输出端5脚接至同步保持标志D端口，如果同步保持，则在帧头出现的位置输出一个高脉冲，将帧头标志信息通过输出端4脚接至LDPC译码器(3)的输入端2脚；LDPC译码器(3)的输出端3脚与自同步器(28)的输入端2脚相连，自同步器(28)的输入端3脚与本地码发生器(30)的输出端3脚相连，自同步器(28)将LDPC译码与本地产生的具有固定相位信息的伪随机码进行自相关运算，结果通过输出端1脚送给判决器(27)的输入端2脚，判决器(27)同时对LDPC解码前后的相关信息进行比较，如果同步有偏移，则将误差信息通过输出端3脚输出至抖动跟踪环(29)的输入端2脚，抖动跟踪环(29)根据误差的超前或者滞后偏移调整本地码的产生时间，将其通过输出端1脚与本地码发生器(30)的输入端2脚相连；同相串并变换器(20)、正交串并变换器(21)、第一至第二反号模块组(22-1至22-2)、第一至第二滑动相关捕获器组(23-1至23-2)、选择电路(24)、帧头检测器(25)、延迟线(26)、判决器(27)、自同步器(28)、抖动跟踪环(29)、本地码发生器(30)各输入端9脚与电源(10)的输出端+V电压端连接，各输入端10脚与接地端连接，电源(10)提供各个模块的工作电压，地端将各个模块接公共地端。