[实用新型]一种适用于PSVA与阵列的测试电路

说明书

【技术领域】

本实用新型涉及LCD技术领域，尤其涉及一种适用于PSVA与阵列的测试电路。

【背景技术】

目前的PSVA(Polymer Stabilized Vertical Alignment，聚合物稳定型垂直配向技术)制程中，为了在array(阵列)段制程之中进行电路测试，一般会使用所谓的shorting bar(短路棒)将所有的gateline栅极线10与dataline数据线20并联成G1、G2、…、Gn以及D1、D2、…、Dm讯号，具体如图1所示，其中n与m值的设计必须要大于等于2，在测试之时才能拦截相邻data line或是相邻gate line互相短路的状况，所以每个chip(芯片)会有相对应的G1、G2、…、Gn及D1、D2、…、Dm与数个共通讯号pad C1、C2、…、Cx(统称为com)以作为阵列test时外加讯号之输入点。为了使这些线路也能够在PSVA制程中加电压使用，传统的方式是把玻璃上每个chip所对应的G1、G2、…、Gn以及D1、D2、…、Dm与数个共通讯号C1、C2、…、Cx皆连接至玻璃边上的Pad(焊盘)，后续cell(晶元)段PSVA制程前会移除对向侧的边缘部分玻璃，使这些Pad裸露而得以顺利加上电压。但若是整片玻璃的chip数目较多，就会导致玻璃边缘的pad数目太多，将会增加PSVA制程加电压probe(探针)的数目以及整体周边线路的复杂度。

故，有必要提供一种更加优化的适用于PSVA与阵列的测试电路，以解决上述问题。

【发明内容】

本实用新型的目的在于提供一种适用于PSVA与阵列的测试电路，以解决现有阵列测试电路中probe的数目太多以及整体周边线路复杂的问题。

本实用新型是这样实现的：

一种适用于PSVA与阵列的测试电路，包括栅极线讯号线路、数据线讯号线路、第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连，所述数据线讯号线路所对应的薄膜晶体管的栅极连接至基板上的涂布结构；所述栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接，并连接至基板上的涂布结构。

在本实用新型的一较佳实施例中，还包括第二焊盘，所述第二焊盘位于第一焊盘一侧，且与基板上的涂布结构连接。

在本实用新型的一较佳实施例中，还包括共通讯号线焊盘，所述共通讯号线焊盘彼此连接，并与基板上的涂布结构相连。

在本实用新型的一较佳实施例中，所述共通讯号线焊盘与第一焊盘相连。

在本实用新型的一较佳实施例中，所述基板上的涂布结构涂有导电物质，并与基板上板的导电层连接。

在本实用新型的一较佳实施例中，所述栅极线讯号线路与数据线讯号线路的数量至少为一个。

本实用新型还提供了一种适用于PSVA与阵列的测试电路，包括栅极线讯号线路、数据线讯号线路、第一焊盘和薄膜晶体管，所述栅极线讯号线路和所述数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，所述栅极线讯号线路及所述数据线讯号线路各自对应的薄膜晶体管的栅极分别连接至基板上的涂布结构，所述数据线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连；所述栅极线讯号线路所对应的薄膜晶体管的源极彼此连接，并与第一焊盘相连。

在本实用新型的一较佳实施例中，还包括第二焊盘和共通讯号线焊盘，所述第二焊盘与基板上的涂布结构相连，所述共通讯号线焊盘彼此连接，并接至基板上的涂布结构。

在本实用新型的一较佳实施例中，所述基板上的涂布结构涂有导电物质，并与基板上板的导电层连接。

在本实用新型的一较佳实施例中，所述栅极线讯号线路与数据线讯号线路的数量至少为一个。

相较于现有的适用于PSVA与阵列的测试电路，本实用新型提供的技术方案，将栅极线和数据线讯号线路的延伸线分别连接各自对应的薄膜晶体管的漏极，数据线讯号线路对应的薄膜晶体管的源极彼此连接并延伸连接第一焊盘，薄膜晶体管的栅极连接基板上的涂布结构，栅极线讯号线路所对应的薄膜晶体管的源极与栅极彼此连接并一起连接在基板上的涂布结构，基板上的涂布结构涂有导电物质使其与上板的导电层连接，有效的减少玻璃边缘焊盘的数目，简化整体线路的复杂度。

为让本实用新型的上述内容能更明显易懂，下文特举较佳实施例，并配合所附图式，作详细说明如下：

【附图说明】