[实用新型]一种无线电宽带多通道信号处理板

说明书

技术领域

本实用新型涉及无线电与数字信号处理领域，具体涉及一种应用于无线电空间信号监测、频谱管理、雷达信息、通信基站以及其它信号处理的无线电宽带多通道信号处理板。

背景技术

无线电空间信号监测中由于空间信号的带宽在1.5～3000Mhz(或更宽)范围内，因此需要将RF射频信号下变频到中频后处理。考虑到动态范围和中频带宽较宽(如在10Mhz以上)，一般模数转换器-ADC的速率要求大于40Msps，采样位数在12bit以上。这样采样后的数据量很大，通用计算机已不能实时处理，需要对采样数据进行数字下变频以降低数据流，并提取一个或多个基带信号。目前板卡的主要问题包括：

1、只能实时处理1个通道的信号，当中频带内存在多个信号时，需要分时处理，不能同时处理多个信号。

2、多数高速采集卡都是配制大容量同步动态随机存储器-SDRAM来存储ADC后的数据流，再通过PCI(外部设备互联标准)总线交由计算机CPU进行处理。由于ADC采样后的数据流速度大于PCI总线频率，不能对数据连续处理；如采集卡配置大容量内存，会过多占用CPU资源。

3、接口不灵活，控制复杂。

实用新型内容

为了解决上述问题，本实用新型的目的在于提供一种处理速度更快的无线电宽带多通道信号处理板。

为了实现上述目的，本实用新型所采用的技术方案如下：

一种无线电宽带多通道信号处理板，包括高速模拟转换器，以及与所述 高速模拟转换器的模拟输入端连接的SMA射频接头；该无线电宽带多通道信号处理板还包括：

大规模可编程逻辑器件，在所述大规模可编程逻辑器件中构造有多路数字下变频通道，所述大规模可编程逻辑器件的多路数字下变频器地址和数据总线分别与所述高速模拟转换器的数字输出端连接；

高速FIFO缓存器，所述高速FIFO缓存器的地址口和数据口分别与所述大规模可编程逻辑器件的地址口和数据口连接；

高速浮点数字信号处理器，所述高速浮点数字信号处理器的数据输入端与所述大规模可编程逻辑器件的数字输出端、以及所述高速FIFO缓存器的数据输出端连接；

高速同步动态随机存储器，所述高速同步动态随机存储器的地址口和数据口分别与所述高速浮点数字信号处理器的地址口和数据口连接；以及

PCI总线接口，连接所述大规模可编程逻辑器件与外接计算机进出总线通信。

FIFO：先进先出，PCI-外部设备互联标准。SMA是Sub-Miniature-A的简称。

所述无线电宽带多通道信号处理板，在所述高速浮点数字信号处理器上还连接有外围扩展接口，所述外围扩展接口包括高速同步串行接口、以及两线式串行总线接口。

所述无线电宽带多通道信号处理板，所述高速模拟转换器为：14位分辨率和100MSps采样率的高速模拟转换器。其中：MSps即是：每秒模数转换器采点数。

所述无线电宽带多通道信号处理板，所述PCI总线接口为PCI 2.0总线接口。

所述无线电宽带多通道信号处理板，在所述高速浮点数字信号处理器的 多通道缓冲串行口(MCBSP)上还连接有一高速同步串行接口(SPI)。通过MCBSP接口可以延伸作为SPI总线使用，可以方便控制SPI接口的外部设备。

本实用新型首先采用大规模可编程逻辑控制器件FPGA构造了多路数字下变频通道，将宽带信号划分为多个窄带信号同时处理，保证中频信号输入和基带信号输出可以连续数据流方式实现。其次通过高速缓存FIFO和SDRAM来实时存储数据，同时将运算移植高速DSP芯片进行，不过多占用计算机的CPU资源，保证系统处理性能大幅提高。最后通过DSP和FPGA扩展了多个接口。

因此，本实用新型不仅处理速度得到了很大的提高，而且处理能力更强、存储容量更大、接口更加灵活、具有可扩展性。

附图说明

此处所说明的附图用来提供对本实用新型的进一步理解，构成本申请的一部分，并不构成对本实用新型的不当限定，在附图中：

图1为本实用新型原理结构框图；

图2为本实用新型的FPGA构造多通道DDC原理框图。

图中：

1、SMA射频接头                      2、高速ADC

3、大规模逻辑可编程器件FPGA         4、高速FIFO缓存器

5、高速SDRAM                        6、外围扩展接口