[发明专利]一种用于集成电路的多个时序模式合并的方法和系统

权利要求书

1.一种用于集成电路的多个时序模式合并的方法，包括：

对电路中的逻辑器件根据驱动该逻辑器件的时钟创建逻辑组；

对所述电路在多个给定的时序模式下进行静态时序分析；

根据静态时序分析结果获得多个给定的时序模式的每个时序模式的逻辑组之间的关系；以及

将获得的多个给定的时序模式的每个时序模式的逻辑组之间的关系进行合并。

2.根据权利要求1所述的方法，其中创建的逻辑组中，由同一时钟驱动的逻辑器件在一个逻辑组中。

3.根据权利要求2所述的方法，其中所述每个时序模式的逻辑组之间的关系包括：逻辑组之间是否存在交互、交互的方向、交互的参数以及逻辑组内部交互的参数。

4.根据权利要求3所述的方法，其中逻辑组之间是否存在交互以及交互的方向是通过如下方式之一获得的：

利用在静态时序分析过程中将时钟在电路中进行传播来得到逻辑组之间是否存在交互以及交互的方向；

利用对逻辑组内各个逻辑器件进行向前或向后追踪来得到该逻辑组与其它逻辑组之间是否存在交互以及交互的方向；

利用遍历电路中所有逻辑器件之间的连接关系来得到逻辑组之间是否存在交互以及交互的方向。

5.根据权利要求3或4所述的方法，其中所述逻辑组之间交互的参数是通过所述静态时序分析结果中的包含时序信息的电路获得的。

6.根据权利要求3-5之一所述的方法，其中所述逻辑组之间交互的参数包括延迟和时序调整参数DTA，所述逻辑组内部交互的参数还包括时钟最小脉冲宽度参数。

7.根据权利要求6所述的方法，其中所述将获得的多个给定的时序模式的每个时序模式的逻辑组之间的关系进行合并包括：

对于任意两个逻辑组，根据在所述多个时序模式的每个时序模式中的所述两个逻辑组之间的DTA参数获得最小DTA参数；

对于逻辑组内部，根据获得的最小DTA参数对应的时序模式中的时钟最小脉冲宽度参数，获得最大的时钟最小脉冲宽度参数。

8.根据权利要求1所述的方法，其中还包括：将合并的结果生成时序约束文件。

9.一种用于集成电路的多个时序模式合并的系统，包括：

分组装置，被配置为对电路中的逻辑器件根据驱动该逻辑器件的时钟创建逻辑组；

静态时序分析装置，被配置为对所述电路在多个给定的时序模式下进行静态时序分析；

关系获得装置，被配置为根据静态时序分析结果获得多个给定的时序模式的每个时序模式的逻辑组之间的关系；以及

合并装置，被配置为将获得的多个给定的时序模式的每个时序模式的逻辑组之间的关系进行合并。

10.根据权利要求9所述的系统，其中所述分组装置创建的逻辑组中，由同一时钟驱动的逻辑器件在一个逻辑组中。

11.根据权利要求10所述的系统，其中所述每个时序模式的逻辑组之间的关系包括：逻辑组之间是否存在交互、交互的方向、交互的参数以及逻辑组内部交互的参数。

12.根据权利要求11所述的系统，其中逻辑组之间是否存在交互以及交互的方向是通过如下方式之一获得的：

利用在静态时序分析过程中将时钟在电路中进行传播来得到逻辑组之间是否存在交互以及交互的方向；

利用对逻辑组内各个逻辑器件进行向前或向后追踪来得到该逻辑组与其它逻辑组之间是否存在交互以及交互的方向；

利用遍历电路中所有逻辑器件之间的连接关系来得到逻辑组之间是否存在交互以及交互的方向。

13.根据权利要求11或12所述的系统，其中所述逻辑组之间交互的参数是通过所述静态时序分析结果中的包含时序信息的电路获得的。

14.根据权利要求11-13之一所述的系统，其中所述逻辑组之间交互的参数包括延迟和时序调整参数DTA，所述逻辑组内部交互的参数还包括时钟最小脉冲宽度参数。