[发明专利]BCH编码器和解码器

说明书

技术领域

本发明涉及通信技术领域，尤其涉及一种BCH编码器和解码器。

背景技术

目前应用于固态硬盘的纠错技术主要是BCH，编码过程通过除法电路求余实现。译码过程分为三部分，首先是求余，硬件上使用线性反馈移位寄存器实现，然后依次是伴随式的计算，关键方程求解，最后是钱搜索过程。在设计一个BCH码进行纠错编码时，通常会考虑纠错编解码单元所使用的面积尽量省，迟滞(latency)尽量短，同时，所使用的校验数据空间也要尽量少，纠错性能也要尽可能的高，然而这些要求有些在实际应用中是相互抵触的，目前的BCH编解码纠错都是通过单纯地增加校验数据或者增加码长来提高纠错能力，而与此同时，却牺牲了数据空间或者迟滞。

综上可知，现有的BCH编码器和解码器，在实际使用上显然存在不便与缺陷，所以有必要加以改进。

发明内容

针对上述的缺陷，本发明的目的在于提供一种BCH编码器和解码器，其不仅可以降低迟滞，还可以提高BCH码的纠错能力。

为了实现上述目的，本发明提供一种BCH编码器，具有一码字输入端和编码计算单元，所述编码计算单元包括至少两路求余电路，均用于码字的编码计算，第一求余电路的输入端通过第一开关连接所述码字输入端；第二求余电路的输入端通过第二开关也连接所述码字输入端。

根据本发明的BCH编码器，所述码字输入端连接一缓存器，用于缓存所述码字。

根据本发明的BCH编码器，所述第一求余电路、第二求余电路和缓存器的输出端均连接于一多路复用器，并通过所述多路复用器输出数据。

根据本发明的BCH编码器，所述第一求余电路和第二求余电路各对应一个生成多项式。

根据本发明的BCH编码器，所述BCH编码器为二进制BCH编码器。

本发明相应的提供一种BCH解码器，具有一码字输入端和解码计算单元，所述解码计算单元包括至少两路求余电路，均用于码字的解码计算，第三求余电路的输入端通过第三开关连接所述码字输入端；第四求余电路的输入端通过第四开关也连接所述码字输入端。

根据本发明的BCH解码器，所述BCH解码器还包括

错误信息计算单元，用于计算确定所述解码后的码字的错误位置信息；

纠错单元，用于对所述错误进行纠错；

所述第三求余电路连接于所述错误信息计算单元，所述第四求余电路通过一缓存器连接于所述错误信息计算单元，所述错误信息计算单元连接于所述纠错单元。

根据本发明的BCH解码器，所述错误信息计算单元包括：

伴随式计算子单元，用于计算获取伴随式；

关键方程求解子单元，用于根据所述伴随式确定关键方程，并进行求解；

钱搜索子单元，用于获取关键方程的根，并输出错误信息。

控制子单元，用于控制所述钱搜索的起始位置。

根据本发明的BCH解码器，所述第三求余电路和第四求余电路各对应一个生成多项式。

根据本发明的BCH解码器，所述BCH解码器为二进BCM解码器。

本发明通过分别设置两路求余电路实现BCH的编码和解码，更好的，每路求余电路对应一生成多项式，分别对应不同的纠错能力，当一路的码字出现不可纠正的错误时，可通过另一路进行二次强纠错。借此，本发明的编码器和解码器可增加部分BCH码的校验数据空间，在不增加迟滞的情况下提高纠错性能。

附图说明

图1是本发明的BCH编码器的结构示意图；

图2是本发明的BCH解码器的结构示意图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

参见图1，本发明提供了一种BCH编码器10，其具有码字输入端11和编码计算单元12，编码计算单元12用于从码字输入端11接收码字并对其做除法求余运算，借此得到编码结果。

本实施例中的编码计算单元12包括两路求余电路，第一求余电路121的输入端通过第一开关S1连接码字输入端11，第二求余电路122的输入端通过第二开关S2也连接码字输入端11，且两种求余电路的输出端均连接于一多路复用器13，码字输入端11和多路复用器13之间连接有一缓存器14用于缓存码字。第一求余电路121、第二求余电路122和缓存器14均通过多路复用器13输出。