[发明专利]集成电路与其控制方法

权利要求书

1.一种集成电路，包含：

一电路接脚(pin)；

一检测电路，耦接于所述电路接脚，用来在所述集成电路处于一第一操作状态时检测所述电路接脚的一信号电平值；

一存储电路，耦接于所述检测电路，用来存储所述信号电平值；以及

一控制电路，耦接于所述存储电路，用来在所述集成电路的一处理电路处于一第二操作状态时依据所述信号电平值来设定所述电路接脚的一电压电平。

2.根据权利要求1所述的集成电路，其中，当所述集成电路启动时会处于所述第一操作模式，以及当所述处理电路闲置时会处于所述第二操作模式。

3.根据权利要求2所述的集成电路，其中，所述信号电平值为一电源电压电平值或一接地电压电平值。

4.根据权利要求1所述的集成电路，还包含：

一判断电路，用来判断所述处理电路是否进入所述第二操作状态并产生一判断信号；

其中，所述控制电路依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平。

5.根据权利要求4所述的集成电路，其中：

所述处理电路用来在所述集成电路处于一第三操作状态时产生一待输出信号；以及

所述控制电路包含：

一多任务器，具有一控制端耦接于所述判断电路，一第一输入端耦接于所述存储电路，一第二输入端耦接于所述处理电路，以及一输出端耦接于所述电路接脚，用来依据所述判断信号来选择性地将所述输出端耦接于所述第一输入端或所述第二输入端。

6.根据权利要求4所述的集成电路，还包含：

一时钟电路，用以提供一时钟信号来控制所述存储电路或所述处理电路；

其中，当所述控制电路依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平后，所述时钟电路进入一省电(power down)状态。

7.一种控制一集成电路的方法，包含：

在所述集成电路处于一第一操作状态时检测所述集成电路的一电路接脚的一信号电平值；

存储所述信号电平值；以及

在所述集成电路的一处理电路处于一第二操作状态时依据所述信号电平值来设定所述电路接脚的一电压电平。

8.根据权利要求7所述的方法，其中，当所述集成电路启动时会处于所述第一操作模式，以及当所述处理电路闲置时会处于所述第二操作模式。

9.根据权利要求8所述的方法，其中，所述信号电平值为一电源电压电平值或一接地电压电平值。

10.根据权利要求7所述的方法，还包含：

判断所述处理电路是否进入所述第二操作状态并产生一判断信号。

11.根据权利要求10所述的方法，还包含：

依据所述判断信号以及所述信号电平值来设定所述电路接脚的所述电压电平。

12.根据权利要求10所述的方法，还包含：

在所述处理电路处于一第三操作状态时产生一待输出信号。

13.根据权利要求12所述的方法，还包含：

依据所述判断信号来选择性地输出所述待输出信号至所述电路接脚或将所述电路接脚的所述电压电平设定为对应所述信号电平值的数值。

14.根据权利要求11所述的方法，还包含：

使所述集成电路的一时钟电路进入一省电状态。