[发明专利]一种SDH网络STM-64帧头检测系统

说明书

技术领域

本发明属于SDH网络通信领域，具体讲涉及一种SDH网络STM-64帧头检测系统。

背景技术

在SDH系统中，STM-64数据bit流以帧的格式在网络中进行传输，若要对STM-64数据流中根据指针等信息剥离出有效负荷，必须首先对STM-64的帧进行边界处理，也就是找到此帧的起始位置和负载位置。

在STM-N系统中，为了识别帧与帧之间的关系，定义了A1、A2的定界字节字符，他们的值为16进制的F6、28；STM-64帧定界字符的A1、A2数量为连续的64个A1字符后跟随连续的64个A2字符。

对于STM-64来说，目前其处理模式为：单根单模光纤接入，光信号速率为9953.28Gbps，光信号通过高速串并转换装置转换成低速并行信号进行处理、帧头定界处理、指针处理、负荷处理等过程。

总之，STM-64数据流在经过时钟数据恢复电路、并串转换、串并转换、光纤插拔等因素的影响后，数据流中字节bit的组合是随意任意的。

专利公开号为US5132991A、名称为“Frame error detection system”的发明中已经披露了一种SDH系统帧头检测方法，能够测试出OC-3和OC-12的并行数据流，如OC-3时，检测数据流中有无A1A2来判断当前帧是否有效，但这种系统没有考虑到进来的数据边界是在什么位置的间题；

专利号ZL03139839.1、名称为“光同步数字传输系统并行帧定位器的实现方法”的发明披露了一种并行定界的方法，但其方法的比较依据为8个独立的比较器，而每个比较器为5个8bit的并行比较器，这会造成大量触发器的消耗。

在现有技术中，测试装置对64bit数据流中只进行了bit级别的定界，此中方法的缺陷是使用了超过64个64bit的寄存器来存储中间值，带来了资源的极大浪费；有些检测方法是只检测A1A2边界的方式，但这种方法为考虑到帧加扰后出现A1A2的概率而导致帧头检测后无法实现正确帧的剥离的问题；而且现有的检测装置都未进行热插拔检测，如果此时帧头检测结果已经失效，但若还是遵循该检测结果，则关于STM帧的其他处理都是无效的。

发明内容

为克服上述缺陷，本发明提供了一种SDH网络STM-64帧头检测系统，能够检测字节bit组合具有完全随机性的STM-64数据流的帧头位置，且可减少寄存器、触发器的数量，降低系统的资源消耗。

为实现上述目的，本发明提供一种SDH网络STM-64帧头检测系统，其包括：光电转换电路，其改进之处在于，所述帧头检测系统包括：数据时钟恢复监控电路、帧重排序设备和帧头位置输出电路；所述光电转换电路、所述数据时钟恢复监控电路、所述帧重排序设备和所述帧头位置输出电路依次连接。

本发明提供的优选技术方案中，所述数据时钟恢复监控电路产生电路复位信号Rst1。

本发明提供的第二优选技术方案中，所述帧重排序设备包括：光纤热插拔探测电路、bit检测电路、bit重排电路和byte重排电路；所述光纤热插拔探测电路分别与所述bit检测电路、所述bit重排电路和所述byte重排电路连接；所述bit检测电路、所述bit重排电路以及所述byte重排电路依次连接；所述光纤热插拔探测电路分别与所述光电转换电路和所述数据时钟恢复监控电路连接；所述bit检测电路与所述数据时钟恢复监控电路连接。

本发明提供的第三优选技术方案中，所述帧头位置输出电路，产生对STM-64进行指针调整或进行有效载荷剥离的信息脉冲。

本发明提供的第四优选技术方案中，所述光纤热插拔探测电路，产生局部复位信号Rst0。

本发明提供的第五优选技术方案中，所述bit检测电路设置7个寄存器BitShift；所述寄存器BitShift为3bit，所述寄存器BitShift用于锁定探测到的64bit数据流中低8bit并行数据。

本发明提供的第六优选技术方案中，所述bit重排电路设置64bit寄存器BitAlignData。

本发明提供的第七优选技术方案中，所述byte重排电路设置8bit Bytels28Flag寄存器；所述byte重排电路用于对所述寄存器BitAlignData的粗粒度进行重排。

本发明提供的第八优选技术方案中，所述8bit Bytels28Flag寄存器用于标记所述寄存器BitAlignData的值是否为A2字节。

本发明提供的第九优选技术方案中，所述帧头检测系统使用型号为lx130t的fpga芯片。