[发明专利]一种环路补偿电路有效
申请号: | 201110376822.6 | 申请日: | 2011-11-23 |
公开(公告)号: | CN103135642A | 公开(公告)日: | 2013-06-05 |
发明(设计)人: | 袁志勇 | 申请(专利权)人: | 上海华虹NEC电子有限公司 |
主分类号: | G05F1/10 | 分类号: | G05F1/10 |
代理公司: | 上海浦一知识产权代理有限公司 31211 | 代理人: | 丁纪铁 |
地址: | 201206 上*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 环路 补偿 电路 | ||
技术领域
本发明涉及集成电路领域,特别是涉及一种环路补偿电路。
背景技术
在CTAT(负温度系数Conversional to Absolute Temperature)电流产生电路中,为了保证电路工作稳定,需要对反馈环路的米勒电容进行补偿来满足一定的相位裕度和增益裕度。补偿电路需要使用电容,传统电路使用的电容需要占用比较大的版图面积,造成电路版图过大不利于产品小型化。
发明内容
本发明要解决的技术问题是提供一种环路补偿电路,在不增加额外功耗、保证相位裕度和增益裕度不变的前提下,降低电容数值,减小版图面积。
为解决上述技术问题,本发明的环路补偿电路,包括:运算放大器(OPA),其负输入端接基准电压,其正输入端通过电阻(R2)接地,其输出端接PMOS管(P1)栅极;
PMOS管(P1),其源极接电源,其漏极通过电阻(R1)和电阻(R2)接地;
电容(C),其正端接PMOS管(P1)栅极,其负端接NMOS管(N3)源极;
NMOS管(N3),其栅极接PMOS管(P1)漏极,其漏极接电源,其源极接NMOS管(N2)漏极;
NMOS管(N1),其源极与NMOS管(N2)源极相连后接地,其与NMOS管(N2)栅极相连,其漏极接配置电流(ibias);NMOS管(N1、N2、N3)衬底接地;
其中,NMOS管(N3)其源极通过NMOS管(Nb)接NMOS管(N2)漏极;NMOS管(Nb)其漏极接NMOS管(N3)源极,其源极接NMOS管(N2)漏极,其栅极接偏置电压(vbia),其衬底接地。
本发明的环路补偿电路通过增加一个NMOS管(Nb),能保证电路性能的情况下减小电容的数值为原来的2/3,因实际电容的面积占电路比重比较大,从而能有效减小版图的面积,并且不增加额外的功耗。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明:
图1是一种传统环路补偿电路的示意图。
图2是本发明环路补偿电路的示意图。
附图标记说明
vref是基准电压
OPA是运算放大器
P1是PMOS管
C是电容
N1、N2、N3和Nb是NMOS管
R1、R2是电阻
ibias是N1的配置电流
vbia是Nb的配置电压。
具体实施方式
如图2所示,本发明的环路补偿电路,包括:运算放大器OPA,其负输入端接基准电压,其正输入端通过电阻R2接地,其输出端接PMOS管P1栅极;
PMOS管P1,其源极接电源,其漏极通过电阻R1和电阻R2接地;
电容C,其正端接PMOS管P1栅极,其负端接NMOS管N3源极;
NMOS管N3,其栅极接PMOS管P1漏极,其漏极接电源,其源极接NMOS管N2漏极;
NMOS管N1,其源极与NMOS管N2源极相连后接地,其与NMOS管N2栅极相连,其漏极接配置电流ibias;NMOS管N1、N2、N3衬底接地;
其中,NMOS管N3其源极通过NMOS管Nb接NMOS管N2漏极;NMOS管Nb其漏极接NMOS管N3源极,其源极接NMOS管N2漏极,其栅极接偏置电压vbia,其衬底接地。
以上通过具体实施方式和实施例对本发明进行了详细的说明,但这些并非构成对本发明的限制。在不脱离本发明原理的情况下,本领域的技术人员还可做出许多变形和改进,这些也应视为本发明的保护范围。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司,未经上海华虹NEC电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110376822.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种海鲜鱼丸的加工方法
- 下一篇:臭蛋及其制造方法