[发明专利]一种PWM控制器无效
申请号: | 201110372807.4 | 申请日: | 2011-11-22 |
公开(公告)号: | CN102437839A | 公开(公告)日: | 2012-05-02 |
发明(设计)人: | 周泽坤;黄建刚;王慧芳;石跃;明鑫;张波 | 申请(专利权)人: | 电子科技大学 |
主分类号: | H03K7/08 | 分类号: | H03K7/08 |
代理公司: | 电子科技大学专利中心 51203 | 代理人: | 周永宏 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 pwm 控制器 | ||
1.一种PWM控制器,包括,误差放大器,PWM比较器,斜坡补偿电流产生电路,钳位电路和斜坡补偿叠加电路,其中,所述的斜坡补偿电流产生电路用于将斜坡补偿电压转化成斜坡补偿电流,所述的误差放大器的正输入端用于输入输出反馈电压,负输入端用于输入外部的基准电压源;所述的钳位电路用于使误差放大器输出的信号跟随斜坡补偿电压以相同的斜率变化,其输入端与斜坡补偿电流产生电路的输出端相连,输出端与误差放大器的输出端相连;误差放大器的输出信号和斜坡补偿电流产生电路的输出信号通过斜坡补偿叠加电路进行电流的相减运算,产生PWM比较器的正输入端输入信号。
2.根据权利要求1所述的PWM控制器,其特征在于,所述的钳位电路包括一个运算放大器OP、电阻R2,第一偏置电流源IBN1、第二偏置电流源IBN2、第三偏置电流源IBN3、第一NMOS管MN5、第二NMOS管MN7、第一PMOS管MP3、第二PMOS管MP7和第三PMOS管MP8,其中,PMOS管MP3的源极与外部的第一电压源相连,PMOS管MP3的漏极与PMOS管MP7的源极相连,PMOS管MP3的栅极作为所述钳位电路的输入端;PMOS管MP7的栅极和漏极与PMOS管MP8的栅极、偏置电流源IBN2的正端相连;偏置电流源IBN1的负端、偏置电流源IBN2的负端、IBN3的负端与地电位相连,PMOS管MP8的漏极与NMOS管MN7的栅极、偏置电流源IBN3的正端相连,PMOS管MP8的源极与NMOS管MN7的漏极相连并作为所述钳位电路的输出端;NMOS管MN7的源和地电位相连;NMOS管MN5的栅极通过电阻R2与PMOS管MP3的漏极相连,NMOS管MN5的漏极与外部的第一电压源相连,NMOS管MN5的源极与运算放大器OP的负相输入端、偏置电流源IBN1的正端相连。
3.根据权利要求1或2所述的PWM控制器,其特征在于,所述的PWM比较器还包括一个相对地电位产生电路,为PWM比较器提供地电位。
4.根据权利要求3所述的PWM控制器,其特征在于,PMOS管P1,三极管Q1、Q2,NMOS管N1、N2、NLD1,电容CPOP1、CPOP2,电阻RP1、RP2、RP4,偏置电流源I1;具体连接关系为:三极管Q1的集电极和基极与外部的第二电压源相连,PMOS管P1的源与三极管Q1的发射极相连,PMOS管的P1的栅极和漏极与NMOS管N1的栅极和漏极相连,NMOS管N1的源极与NMOS管N2的栅极和漏极相连,NMOS管N2的源极和衬底与NMOS管N1的衬底相连,电容CPOP1连接于外部的第二电压源与NMOS管N2的源极之间,电阻RP1连接于NMOS管N2的源极和NMOS管NLD1的漏极之间,NMOS管NLD1的源极和偏置电源I1的正端相连,NMOS管NLD1的栅极与外部的使能信号相连,RP4和CPOP2连接在外部的第二电压源与三极管Q2的发射极之间,电阻RP2连接与NMOS管N2的源与三极管Q2的基极之间,NOMS管NLD1的衬底、偏置电源I1的负端、三极管Q2的集电极与地电位相连,三极管Q2的发射极作为相对地电位产生电路的输出为PWM比较器提供地电位。
5.根据权利要求1或2所述的PWM控制器,其特征在于,所述的PWM比较器还包括一个相对地电位产生电路,为PWM比较器提供地电位和尾电流偏置电压。
6.根据权利要求5所述的PWM控制器,其特征在于,所述的相对地电位产生电路包括:包括PMOS管P1、P2、P3、P4、P5,三极管Q1、Q2,NMOS管N1、N2、N3、N4、NLD1、NLD2,电容CPOP1、CPOP2,电阻RP1、RP2、RP3、RP4,两个偏置电流源I1、I2;具体连接关系为:三极管Q1的集电极和基极、PMOS管P2的源极和衬底、PMOS管P3的衬底、PMOS管P4的源极和衬底、PMOS管P5的衬底与外部的第二电压源Vin相连,PMOS管P1的源极与三极管Q1的发射极相连,PMOS管的P1的栅极和漏极与NMOS管N1的栅极和漏极相连,NMOS管N1的源极与NMOS管N2的栅极和漏极相连NMOS管的源极和衬底与NMOS管N1的衬底相连,电容CPOP1连接于外部的第二电压源与NMOS管N2的源极之间,电阻RP1连接于NMOS管N2的源极和NMOS管NLD1的漏极之间,NMOS管NLD1的源极和偏置电源I1的正端相连,NMOS管NLD1的栅极、NLD2的栅极与外部的使能信号EN相连,NOMS管NLD1的衬底、NLD2的衬底、偏置电源I1的负端、I2的负端、三极管Q2的集电极与地电位相连,PMOS管P2的栅、P3的栅和漏与PMOS管P4的栅极、P5的栅极相连,PMOS管P2漏极与P3的源极相连,电阻RP3连接于PMOS管P3的漏极和NMOS管N2的源极、NLD2的漏极之间,NMOS管NLD2的源极连接于偏置电源I2的正端,RP4和CPOP2连接在外部的第二电压源与三极管Q2的发射极之间,电阻RP2连接与NMOS管N2的源极与三极管Q2的基极之间,PMOS管P4的漏极与PMOS管P5的源极相连,PMOS管P5的漏极、NMOS管N3的漏极和栅极、NMOS管N4的栅极作为相对地电位产生电路的第一输出端为PWM比较器提供尾电流偏置电压,NMOS管N3的源极与N4的漏极相连,NMOS管N3的衬底、N4的衬底、三极管Q2的发射极连接在一起作为相对地电位产生电路的第二输出端为PWM比较器提供地电位。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110372807.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:点击拨号业务的处理方法、装置和系统
- 下一篇:一种钻井用逐次复合法堵漏方法