[发明专利]一种FPGA用基于PCIe的集成化逻辑分析模块

说明书

技术领域

本发明涉及FPGA开发领域，尤其是基于PCIe链路的高效链式DMA控制采集数据的设计与实现，具体地说是一种FPGA用基于PCIe的集成化逻辑分析模块。

 

背景技术

目前，随着现代处理器技术的发展，在互连领域中，使用高速差分总线替代并行总线是大势所趋。与单端并行信号相比，高速差分信号可以使用更高的时钟频率，从而使用更少的信号线，完成之前需要许多单端并行数据信号才能达到的总线带宽。

PCI总线使用并行总线结构，在同一条总线上的所有外部设备共享总线带宽，而PCIe总线使用了高速差分总线，并采用端到端的连接方式，因此在每一条PCIe链路中只能连接两个设备。这使得PCIe与PCI总线采用的拓扑结构有所不同。PCIe总线除了在连接方式上与PCI总线不同之外，还使用了一些在网络通信中使用的技术，如支持多种数据路由方式，基于多通路的数据传递方式，和基于报文的数据传送方式，并充分考虑了在数据传送中出现服务质量QoS (Quality of Service)问题。

PCIe总线采用了串行连接方式，并使用数据包(Packet)进行数据传输，采用这种结构有效去除了在PCI总线中存在的一些边带信号，如INTx和PME#等信号。在PCIe总线中，数据报文在接收和发送过程中，需要通过多个层次，包括事务层、数据链路层和物理层。PCIe总线的层次结构如图所示。

PCIe总线的层次组成结构与网络中的层次结构有类似之处，但是PCIe总线的各个层次都是使用硬件逻辑实现的。在PCIe体系结构中，数据报文首先在设备的核心层(Device Core)中产生，然后再经过该设备的事务层(Transaction Layer)、数据链路层(Data Link Layer)和物理层(Physical Layer)，最终发送出去。而接收端的数据也需要通过物理层、数据链路和事务层，并最终到达Device Core。

在FPGA（现场可编程门阵列）芯片设计工作中，由于设计存在错误或缺陷，设计人员需要通过设计实体中逻辑信号变化情况来分析系统中错误源头。这时，设计人员可以利用逻辑分析仪来分析系统，也可以利用Altera公司的SignalTap工具或Xilinx公司的ChipScope工具抓取波形来分析系统。然而利用逻辑分析仪设计的话需要把信号拉到空闲引脚上，这样非常不方便。如果利用SignalTap或ChipScope的话，虽然能很方便地采集所需信号，但是这个二者又局限于芯片内部的BlockRAM的剩余量限制，往往大型设计中BlockRAM没有足够的余量来供SignalTap或ChipScope使用，这样就使得工具采集的信号量非常少，在很多情况下不能满足需要。

发明内容

本发明的目的是针对上述FPGA（现场可编程门阵列）芯片设计中存在的问题，提出一种FPGA用基于PCIe的集成化逻辑分析模块。

本发明的技术方案是：

一种FPGA用基于PCIe的集成化逻辑分析模块，其特征是它包括触发控制器、DMA控制器、报文发送引擎、报文接收引擎和PCIe收发控制器，所述的PCIe收发控制器作为逻辑分析模块的控制信号输入端连接逻辑分析模块所在产品系统的CPU，PCIe收发控制器的控制信号输出端连接报文接收引擎的控制信号输入端，报文接收引擎的一控制信号输出端连接DMA控制器的一对应控制信号输入端，另一控制信号输出端连接触发控制器的控制信号输入端，触发控制器作为逻辑分析模块的逻辑数据输入端采集设计实体模块的触发条件的逻辑数据，触发控制器的控制信号输出端连接DMA控制器的对应控制信号输入端，DMA控制器的控制信号端与报文发送引擎双向连接，报文发送引擎的逻辑数据输入端连接设计实体模块的对应逻辑数据输出端，报文发送引擎的逻辑数据输出通过PCIe收发控制器输出至逻辑分析模块所在产品系统的CPU。

本发明的设计实体模块指烧结到FPGA芯片里的逻辑代码，能实现产品所要求的功能，所述的集成化逻辑分析模块实现的功能是采集设计实体模块中相应的信号以实现的。根复合体是PCIe链路的交换开关，用于挂载PCIe设备即用于挂载具有PCIe收发控制器的FPGA，交换PCIe链路报文，是PCIe链路的重要组成部分。

本发明的触发控制器用于判断报文接收引擎发送过来的触发条件，直到它从设计实体模块采集的逻辑信号满足判断条件，输出控制信号至DMA控制器进行数据采集操作，DMA控制器产生当前发送报文所需的目的地址和报文长度字段，给报文发送引擎，在报文发送引擎完成一次DMA传输后，将结束信息送给DMA控制器。