[发明专利]一种信号发生器

说明书

技术领域

本发明涉及通信技术领域，特别是涉及一种信号发生器。

背景技术

目前，随着技术的发展，测试装备正朝向小型化、智能化、网络化发展，测试的功能不断增多，而测试的频率也不断提高，这对测试系统中的信号源提出了更高的要求，既要能输出各种复杂的波形，又要输出较高的频率，往往需要上GHz的频率。一般实现方式有二种：传统变频方式和D/A(数模转换)播放方式。

传统变频技术，把一个较低频率的中频信号如120MHz，上变频到所需要的高端频率上，它的优点是能够获得足够高的频率，缺点是主要有两个：1、电路体积较大，与测试装备小型化的思想相矛盾；2、上变频由于电路原理的限制带宽一般不超过100MHz，尤其是变频后的频率较低的情况。

D/A播放方式，通过一片高速DAC(数模转换器)芯片，以DDS(Direct Digital Synthesizer，直接数字式频率合成器)等方式对信号进行播放，输出所需要的波形信号，它的优点是电路结构简单，易于小型化，且输出的带宽很宽，理论上满足乃奎斯特定理就可以实现；它的缺点是受DAC芯片的采样率限制，输出的频率不高。

发明内容

本发明提供一种信号发生器，以解决现有技术中的信号发生器要么电路体积偏大，要么信号输出频率偏低的问题。

本发明提供一种信号发生器，包括：

时钟信号产生单元，用于产生M路时钟信号，M为大于等于2的整数；

采样单元，用于将所述M路时钟信号和M路数字信号分别进行采样，得到M路模拟信号；

信号合成单元，用于将所述M路模拟信号相加，得到一个合路信号。

进一步地，所述M路时钟信号中，每两个相邻信号之间的相位差均为h，且满足M×h＝360度。

更进一步地，M的较佳取值为2，相应地h为180度。

再进一步地，按下式确定两路所述数字信号A和B：

out(2r+1)＝[A(r+1)+B(r+1)]/2

out(2r+2)＝[A(r+2)+B(r+1)]/2

其中，r为大于等于0的整数，表示采样序号，即表示第多少次采样，out表示所述合路信号。

进一步地，所述时钟信号产生单元包括时钟源和移相器，所述时钟源用于生成时钟信号，所述移相器用于将所述时钟源生成的时钟信号分为M路时钟信号。

更进一步地，所述移相器的相位误差小于0.18度。

进一步地，所述采样单元由M片D/A芯片组成，每片D/A芯片负责对一路时钟信号和一路数字信号进行采样。

进一步地，所述M路数字信号由FPGA(Field-Programmable Gate Array，现场可编程门阵列)芯片提供。

进一步地，本发明所述信号发生器还包括一个滤波器，该滤波器用于对所述合路信号进行滤波。

本发明有益效果如下：

本发明采用移相器将时钟源产生的时钟信号分成M路时钟信号，分别在M片D/A芯片中与FPGA产生的数字信号进行采样，得到M路模拟信号，然后该M路模拟信号合并为一路信号。采用上述方案，不仅简化了信号发生器的设计结构，为设备小型化提供了支持，而且有效提高了输出信号的频率和带宽。例如，考虑到目前市面上DAC芯片最高采样率为2.5GSa/s，本发明采用两片DAC芯片进行拼接，实现了等效采样率为5GSa/s的要求，为军用测试装备未来的高速信号发生器设计奠定了良好的基础。

附图说明

图1为本发明实施例的信号发生器结构示意图；

图2为本发明实施例的信号发生器信号输出原理示意图；

图3为本发明实施例的原始序列时域波形示意图；

图4为本发明实施例的原始序列频谱示意图；

图5为本发明实施例的2.5GHz第一输出信号时域波形示意图；

图6为本发明实施例的2.5GHz第一输出信号频谱示意图。

图7为本发明实施例的2.5GHz第二输出信号时域波形示意图；

图8为本发明实施例的2.5GHz第二输出信号频谱示意图；

图9为本发明实施例的5GHz合成波形时域波形示意图；

图10为本发明实施例的5GHz合成波形频谱示意图；

图11为本发明实施例的dt＝43.4度时合成信号时域波形示意图；

图12为本发明实施例的dt＝43.4度时合成信号频谱示意图；