[发明专利]高填充系数的CMOS图像传感器像素单元及其工作方法

说明书

技术领域

本发明涉及集成电路技术领域，具体涉及一种高填充系数的互补金属氧化物半导体(CMOS)图像传感器像素单元及其工作方法。

背景技术

图像传感技术已深入现代人的生活，如：照相、摄影等。而CMOS图像传感器(CIS)基于自身低成本、低功耗、高集成能力的优势，逐步替代了电荷耦合元件(CCD)图像传感器。CIS的特性主要由分辨率、填充系数、暗电流、时间噪声、固定图形噪声、灵敏度、响应率、量子效率、动态范围和信噪比决定的。伴随着当今集成电路的集成密度和复杂程度的增长，减小像素单元尺寸成为驱动CIS发展竞争的主要动力，但这造成的灵敏度、信噪比、填充系数等的特性退化，为像素单元设计带来了巨大的挑战。填充系数作为像素特性的重要参数，对保证高质量像素品质有着决定性意义。在传统3T-APS(three transistor active pixel structure，三晶体管有源像素结构)结构的基础上，结合尺寸缩小趋势，对像素单元的晶体管进行优化设计，有效提高填充系数是本发明的目的。

发明内容

本发明需要解决的技术问题是，如何提供一种高填充系数的CMOS图像传感器像素单元及其工作方法，在与3T-APS结构同等尺寸时能有效提高填充系数。

本发明的第一个技术问题这样解决：构建一种高填充系数的CMOS图像传感器像素单元及其工作方法，电连接偏置电压、偏置电流和控制信号，其特征在于，包括：

仅一个P+/N-Well/P-sub结构的二极管，P+端电连接所述控制信号，用于清零、重置、置零和截止；

仅一个源极跟随晶体管，基极电连接所述P+/N-Well/P-sub结构的二极管，射极通过读出总线电连接所述偏置电流，集电极电连接所述偏置电压，用于读出光感信号。

按照本发明提供的CMOS图像传感器像素单元，N×M个所述CMOS图像传感器像素单元构成像素阵列，N、M是大于1的自然数。

按照本发明提供的CMOS图像传感器像素单元，所述像素阵列包括N个行控制信号和M条列读出总线。

本发明的另一个技术问题这样解决：构建一种基于所述CMOS图像传感器像素单元的像素阵列工作方法，其特征在于，包括以下步骤：

402)重置：在指定像素列施加高的正电压，以激活P+/N-Well/P-sub结构的二极管为节点充电；

403)读出：在重置过程完成后，将控制信号置零，在一个固定光照集成时间后，光感信号将通过源极跟随晶体管被读出；

404)置零：在读出操作后，施加高负电压的控制信号，使源极跟随晶体管失效，并通过P+/N-Well/P-sub结构的二极管的结电容将感应节点电荷释放至零；

405)截止：将控制信号置零，这将使CMOS图像传感器像素单元输出被截断，直至下个重置操作开始。

按照本发明提供的像素阵列工作方法，该工作方法还包括步骤401)清零：在像素阵列开始运作时，对全体CMOS图像传感器像素单元施加一个负的偏置电压，清楚内部所有节点的电荷。

本发明提供的高填充系数的CMOS图像传感器像素单元及其工作方法，结构简单、控制便捷、填充系数高，本发明对经典的3T-APS电路结构进行变动从而形成1T-APS结构，充分利用P+/N-Wel/P-sub结构的二极管的物理特性，对像素单元和特性进行了有效的优化控制，不仅为满足像素单元尺寸不断见效的需求，还有效提高了填充系数。

附图说明

下面结合附图和具体实施例进一步对本发明进行详细说明：

图1为1T-APS结构等效电路示意图；

图2为2×21T-APS像素阵列等效电路示意图；

图3为2×21T-APS像素阵列的操作时间示意图；

图4为2×21T-APS像素阵列的测试版图示意图；

图5为1T-APS像素单元的结构示意图。

具体实施方式

首先，说明本发明所提供的能提高CMOS图像传感器填充系数的像素单元的具体单元结构和操作机理：

(一)单元结构

该像素单元，具体结构如图1所示，只由一个P+/N-Well/P-sub结构的二极管N1和一个源极跟随晶体管M1组成；像素单元的功能运行由像素单元外的偏置电流I保证；每个像素单元只需要一个连接P+端的控制信号φ1；