[发明专利]用于流送数据剖析的方法和布置

说明书

技术领域

本发明涉及一种具有多个功能单元的电路布置，其中功能单元的每一个包括多个数据处理模块和一个本地控制器，所述多个数据处理模块运行共用系统时钟，并与运行握手式流送数据传输协议的流送数据总线进行连接。本发明还涉及一种用于剖析(profiling)在这样的电路布置中使用的流送数据的数据流的方法。

背景技术

在构建大型片上系统(SoC)诸如用于在移动通信应用中使用时，设计者将经由适当定义好的总线接口来组合若干IP模块，IP模块也被称为IP(知识产权)核，这些IP模块甚至可能来自不同的厂商。

复杂的SoC在与多个嵌入式控制器通信的同时，互相之间以及与其他硬件设备(例如，数据处理模块)之间也在通信，这在优化系统性能时提出了挑战，发现了瓶颈和更多的实时调试的问题。

握手式总线协议被认为是一种用于在SoC的一个组件中的数据处理模块之间以及不同组件的数据处理模块之间流送数据的简单直接的手段。然而，基于握手式总线协议互连的系统可能仍表现出复杂和意外的行为。即使表面上数据已经处理，系统性可能仍然较差，因为模块基于它们的处理速度和它们的互相依赖性而互相拖延。尽管所有模块都按照它们各自的规范工作，系统甚至仍会陷入死锁的局面。这些死锁和不太致命的瓶颈尤其难以调试，因为由于资源限制(时间和测试方面)，通常无法通过模拟来抓住这些问题。

在图1和图2中说明了复杂的相互依赖性的一些例子。

参考图1，列举了SoC组件的一个数据处理模块有时经由几个中继如何能够影响另一数据处理模块的几种情况。在图1中，流送协议结构用粗箭头表示，控制路径用细箭头表示。图1中的示例性组件包括六个数据处理模块11A-11F和一个本地控制器12。数据处理模块A以对齐方式向数据处理模块B和C两者提供数据。数据处理模块C以对齐方式处理来自处理模块A、E和F的数据。如从图中将理解的，在模块B中的延时(即，时延)可以拖延模块A，因为A不能发送数据至B。模块A中的延时可以拖延模块E和F，因为模块C以对齐方式处理来自A、E和F的数据。模块B中的延时可以拖延模块C，因为模块A同时发送数据至B和C。在模块A、B、D，然后返回至模块A当中出现环依赖的情况下，甚至存在死锁情况的可能性。因此，如果沿着该路线没有足够的FIFO容量，则在一个模块中的延时将使整个环路终止，并且，由于之前提到的情况，组件的所有其他模块也会如此。

上面所述的情况是否将发生首先取决于单独模块固有的处理和通信模式，并且其次取决于程序和组件控制器的启动顺序。

图2举例说明了组件间的依赖性，组件间的依赖性图示了如上所述的类似的延时情况也可能在跨越组件边界发生。图2示出了由第一本地控制器22控制的第一SoC组件20，且第一SoC组件20包括两个数据处理模块21A和21B；以及由第二本地控制器32控制的第二SoC组件30，且第二SoC组件包括两个数据处理模块31C和31D。在图2中，组件内流送数据路径由虚线的粗箭头表示，跨组件边界的流送数据路径由实线的粗箭头表示，控制路径由细箭头表示。如从图2中将理解的，例如，在D中的延时可以拖延C，因为A正在发送对齐数据至C和D。然而，因为包括了两个独立的组件控制器，所以这样的瓶颈甚至更难检测和避免。

已知有各种方法来应对一般的实时调试和剖析的问题。这些方法包括例如调试总线、测试嵌入式控制器运行的代码、经由调试端口观察内部状态的装置、可选地连接到外部逻辑分析仪。

然而，尤其是当涉及到系统提升的剖析时，这些已知的方法也会带来相当大的弊端。当使用调试端口和/或外部逻辑分析仪时，问题出在引脚有限的SoC上，也会出在现场可编程门阵列(FPGA)原型上，因为通常没有足够多的引脚来适应这个任务。用内部跟踪存储器的问题在于，片上存储器是一种稀缺和昂贵的资源，尤其是在ASIC上，并且将它仅用于剖析可能通常是不合理的。将功能性存储区重分配给剖析是一个潜在的解决方案，但是，可能没有足够的内部可用存储区，或者这种方法可能会干扰正常运作。

嵌入式控制器运行诊断代码通常在代码和数据存储器中只需要占用很少的额外消耗。然而，它可能会产生误导，因为运行的代码改变了实际系统的定时/行为，所以获得的剖析将价值不大甚至是错误的。

因而，在本领域中需要的是一种简单且低消耗的方法，用来评估大型SoC上的组件内和组件间链路性能和通信模式。

发明内容